资源列表
[VHDL编程] man2uart_latest.tar
说明：fpga uart串口ip核，源代码例程。-fpga uart ip core<Aden> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] LabA1Design2
说明：设计模式比较器电路：电路的输入为两个8位无符号二进制数a、b和一个模式控制信号m；电路的输出为8位无符号二进制数y。当m=0时，y=MAX(a,b) 而当m=1时，则y=MIN(a,b)。要求用多层次结构设计电路，即调用数据选择器和比较器等基本模块来设计电路。-Design pattern comparator circuit: circuit input as two 8-bit unsigned binary numbers a,<Peter> 在 2025-01-31 上传 | 大小：1kb | 下载：0
[VHDL编程] LabA1Design1
说明：设计求两数之差的绝对值电路：电路输入aIn、bIn为4位无符号二进制数，电路输出out为两数之差的绝对值，即out=|aIn-bIn|。要求用多层次结构设计电路，即调用数据选择器、加法器和比较器等基本模块来设计电路。-Design for the number two absolute value of the difference between circuits: circuit input aIn, bIn a 4-bit uns<Peter> 在 2025-01-31 上传 | 大小：3kb | 下载：0
[VHDL编程] music_player
说明：基于modelsim和FPGA的音乐播放器-Modelsim and FPGA-based music player<Peter> 在 2025-01-31 上传 | 大小：21kb | 下载：1
[VHDL编程] con_addr_32
说明：因为二进制加法的进位只可能是1或0，所以可以将32位加法器分为8块（最低一块由4位先行进位加法器直接构成，其余加法结构都采用先行进位加法器结构）分别进行加法计算，除最低位以外的其他7块加法器结构各复制两份，进位输入分别预定为1和0。于是，8块加法器可以同时进行各自的加法运算，然后根据各自相邻低位加法运算结果产生的进位输出，选择正确的加法结果输出。-Because binary adder carry only be 1 or 0, so<Peter> 在 2025-01-31 上传 | 大小：2kb | 下载：0
[VHDL编程] PipelineCPU
说明：设计一个32位流水线MIPS微处理器，具体要求如下： 1. 至少运行下列MIPS32指令。 ①算术运算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。 ②逻辑运算指令：AND、OR、NOR、XOR、ANDI、ORI、XORI、SLT、SLTU、SLTI、SLTIU。 ③移位指令：SLL、SLLV、SRL、SRLV、SRA。 ④条件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。<Peter> 在 2025-01-31 上传 | 大小：12kb | 下载：0
[VHDL编程] Cordic_matlab
说明：实现自然对数运算的cordic算法的matlab浮点仿真，以及针对FPGA硬件平台的定点仿真测试-Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing<dutiao> 在 2025-01-31 上传 | 大小：2kb | 下载：0