[VHDL编程] keshe

说明：也许是一个比较有用的数码骰子。。经过随机数然后进行数码管显示-Perhaps a more useful digital dice. . After a random number and then the digital display
<wang> 在 2025-02-03 上传 | 大小：23kb | 下载：0

[VHDL编程] lab4_project

说明：lab4中基于ISE的lab4实验的程序源代码，这里使用的是ISE13.4的版本-lab4 in ISE-based lab4 experimental program source code, here is the version ISE13.4
<周宏宽> 在 2025-02-03 上传 | 大小：2.75mb | 下载：0

[VHDL编程] RUILI

说明：均匀相位的瑞利衰落信道matlab仿真程序，并附有详细注释-Uniform phase Rayleigh fading channel matlab simulation program, together with detailed notes
<潘斯琦> 在 2025-02-03 上传 | 大小：10kb | 下载：0

[VHDL编程] 3-8-decoder

说明：三八译码器,用Verilog HDL语言描述，包含文件说明以及波形截图-3-8 decoder using Verilog HDL language descr iption, including documentation and waveform capture
<孙璐> 在 2025-02-03 上传 | 大小：16kb | 下载：0

[VHDL编程] 8-1-mux

说明：八选一数据选择器，Verilog HDL语言描述，包含文件说明和波形截图-8-1 MUX, Verilog HDL language descr iption ， contains the file descr iption and waveform capture
<孙璐> 在 2025-02-03 上传 | 大小：15kb | 下载：0

[VHDL编程] 10010sequece-detector

说明：序列发生器，Verilog HDL语言描述，包含文件说明和波形截图-Sequence generator, Verilog HDL language descr iption , contains the file descr iption and waveform capture
<孙璐> 在 2025-02-03 上传 | 大小：47kb | 下载：0

[VHDL编程] M=15generator

说明：模15序列发生器，Verilog HDL语言描述，包含文件说明和波形截图-mod15 generator, Verilog HDL language descr iption , contains the file descr iption and waveform capture
<孙璐> 在 2025-02-03 上传 | 大小：17kb | 下载：0

[VHDL编程] voter

说明：少数服从多数表决器，Verilog HDL语言描述，包含文件说明和波形截图-Majority voter, Verilog HDL language descr iption, contains the file descr iption and waveform capture
<孙璐> 在 2025-02-03 上传 | 大小：34kb | 下载：0

[VHDL编程] mux4

说明：改程序实现的四选一数据选择器的工程，该程序为自己编程，并经过仿真验证此程序正确-Reform program to achieve the four selected a data selector works, the program for their own programming, and through simulation this procedure correctly
<杰西卡> 在 2025-02-03 上传 | 大小：231kb | 下载：0

[VHDL编程] ds_test12

说明：在Verilog语言下用FPGA驱动DS18B20，带数码管显示，带LED报警，有报警值调整功能。这个是本人调过的，原版调通代码没改的，绝对能跑通。建议用QuatusII全编译后看一下RTL图就能理解程序是怎么工作的。-A Demo of DS18B20 on FPGA.
<wangfukai> 在 2025-02-03 上传 | 大小：9.18mb | 下载：0

[VHDL编程] curriculum_design_v2

说明：课程设计，数字频率计源代码，用Verilog HDL写的-Curriculum design, digital frequency meter source code, written using Verilog HDL
<张远锋> 在 2025-02-03 上传 | 大小：7kb | 下载：0

[VHDL编程] BlazeNoC_QoS-master

说明：BlazeNoC_QoS：支持QoS的可重配置片上网络路由，有很高的性能。此代码包括完整的Xilinx ISE的工程，可以很方便地修改和移植。-BlazeNoC_QoS: QoS-reconfigurable chip network routing, a high performance. This code includes a complete Xilinx ISE project, can be easily modified
<fly22> 在 2025-02-03 上传 | 大小：937kb | 下载：0