资源列表

« 1 2 ... .63 .64 .65 .66 .67 3068.69 .70 .71 .72 .73 ... 4311 »

[VHDL编程clock

说明:fpga实现电子时钟在数码管上显示,有设置时间功能。显示时分秒。-fpga electronic clock on the digital display, set the time function. Displayed every second.
<zhangyinfeng> 在 2025-02-07 上传 | 大小:330kb | 下载:0

[VHDL编程vga.v

说明:基于altera公司的maxii epm240t100c5系列的 实现了 vgA接口控制-Based on the the altera Company' s maxii epm240t100c5 series realized vgA interface control
<吴延超> 在 2025-02-07 上传 | 大小:1kb | 下载:0

[VHDL编程altera-verilog

说明:基于fpga的vga图片显示verilog代码-Display verilog code fpga vga picture
<张自力> 在 2025-02-07 上传 | 大小:1.08mb | 下载:0

[VHDL编程VHDL-32bit-add

说明:功能实现:“1015+1016+1017+...+1115” 101个数的累加(1s/次) 数码管显示结果,结果为1015、2031、3048、40-The functions: " 1015+1016+1017+ the ...+1115" 101 the number of cumulative (1s/time) digital tube display results, results 1015,2031,30
<张前良> 在 2025-02-07 上传 | 大小:432kb | 下载:0

[VHDL编程HiSPi_receiver_v4.0_XP2

说明:支持美光HiSpi串行接口转12并行数据输出的FPGA程序-a project that support Hispi protocl
<张谋冠> 在 2025-02-07 上传 | 大小:2.68mb | 下载:0

[VHDL编程ARM_CY3

说明:集合了CYCLONE 3系列功能 完成了窗口 spi adc dac等功能的程序 -Collection program CYCLONE 3 series feature complete window spi adc dac function
<ststs> 在 2025-02-07 上传 | 大小:9.29mb | 下载:0

[VHDL编程DE2_mt9m111-

说明:DE2_mt9m111例程 视频图像采集模块-DE2_mt9m111 routine video image acquisition module
<张自力> 在 2025-02-07 上传 | 大小:13.19mb | 下载:0

[VHDL编程VHDL TFT LCD屏控制器 MCU程序

说明:VHDL TFT LCD屏控制器 MCU程序
<clylilian> 在 2013-01-17 上传 | 大小:1.29mb | 下载:0

[VHDL编程xapp443

说明:XILINX的一个以太网例程,包含以太网内核的建立以及仿真过程,是XAPP443的例子-Routines of the XILINX a Ethernet, including Ethernet kernel establish and simulation process XAPP443 example
<heyu> 在 2025-02-07 上传 | 大小:9.23mb | 下载:0

[VHDL编程KCPSM6_Release5_30Sept12(Virtex6)

说明:XIlinx Virtex-6 (Spartan6及7系列)的PicoBlaze的源代码(官网转载),与用于Virtex2、Spartan3的不一样!-Xilinx Virtex-6 (Spartan6-and 7 series), the PicoBlaze the source code (the official website reproduced) with for Virtex2, the Spartan3' s no
<wangnant> 在 2025-02-07 上传 | 大小:3.52mb | 下载:0

[VHDL编程zuihou

说明:数字时钟,有校正、闹钟、复位灯一些功能-Digital clock, correction, some of the features of the alarm clock, reset lamp! ! ! ! !
<ljd> 在 2025-02-07 上传 | 大小:601kb | 下载:0

[VHDL编程From-Arithmetic-to-Hardware-Logic

说明:夏宇闻著作:从算法设计到硬线逻辑的实现.DOC Verilog HDL的基本算法及实现-From Arithmetic to Hardware Logic. Verilog HDL
<zhangyc> 在 2025-02-07 上传 | 大小:816kb | 下载:0
« 1 2 ... .63 .64 .65 .66 .67 3068.69 .70 .71 .72 .73 ... 4311 »

源码中国 www.ymcn.org