[VHDL编程] rtl.tar

说明：This RTL of Router by uisng verilog-This is RTL of Router by uisng verilog
<siva> 在 2025-02-08 上传 | 大小：3kb | 下载：0

[VHDL编程] rtl

说明：This is also RTL of router by using another type of method
<siva> 在 2025-02-08 上传 | 大小：7kb | 下载：0

[VHDL编程] wehu

说明：This is an important notes on system verilog from testbench.in
<siva> 在 2025-02-08 上传 | 大小：1.24mb | 下载：0

[VHDL编程] smg

说明：对某一引脚高电平计时并用三位数码管显示程序，每秒钟更新一次，quartus ii开发环境，verilog语言编程-Timing in response to a pin of the high level duration with three digital tube display .Quartus_II software development environment and Verilog language preparatio
<李晶> 在 2025-02-08 上传 | 大小：2.56mb | 下载：0

[VHDL编程] 3110000854

说明：基于quartus的EDA八路抢答器电子设计.完备的电路图，仿真已经通过-The complete schematic, simulation by electronic design based the quartus of EDA eight-way Responder.
<CCB> 在 2025-02-08 上传 | 大小：1.82mb | 下载：0

[VHDL编程] dds_mul

说明：简单的多周期dds的verilog编程，出来一个正弦波，可任意改变频率字-Simple multi-cycle dds verilog programming, out of a sine wave, the frequency can be arbitrarily changed words
<shanshan> 在 2025-02-08 上传 | 大小：3.88mb | 下载：0

[VHDL编程] A-VLSI-PROGRESSIVE-CODING-FOR-WAVELET-BASED-IMAGE

说明：a vlsi progressive coding technique
<pari> 在 2025-02-08 上传 | 大小：3.38mb | 下载：0

[VHDL编程] mouse

说明：Mouse using vhdl language
<muhameed> 在 2025-02-08 上传 | 大小：9kb | 下载：0

[VHDL编程] pong

说明：pong in vhdl code fo fpga
<muhameed> 在 2025-02-08 上传 | 大小：59kb | 下载：0

[VHDL编程] ifir_64

说明：verilog hdl, quartus.64阶的简单回声抵消器，采用的是基本的LMS算法，简单改进，可用于初期了解。功能背景是对通信领域中，比如打电话时自己的声音到达对方经对方环境多径反射又传回自己这边，即回声。为将回声消除采用回声抵消装置。-64 steps a simple echo canceller is used in the basic LMS algorithm, a simple improvement, can be
<yy> 在 2025-02-08 上传 | 大小：38.38mb | 下载：0

[VHDL编程] STA_plan_routing

说明：关于数字逻辑设计中静态时序分析和布局布线相关的资料。-Static timing analysis in digital logic design and layout information.
<yy> 在 2025-02-08 上传 | 大小：1.09mb | 下载：0

[VHDL编程] duogongnengshuzizhong

说明：多功能数字钟VHDL源文件,采用动态显示方式,6个数码管-Multifunction digital clock VHDL source files, dynamic display, six digital tube
<叶叶> 在 2025-02-08 上传 | 大小：1kb | 下载：0