[VHDL编程] Multi-function-waveform-generator

说明：本系统应用VHDL语言及MAX+PLUS II仿真软件利用自顶向下的设计思想进行设计，结合示波器加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器，它具结构紧凑，性能稳定，设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。具有产生四种基本波形脉冲信号（方波、三角波、锯齿波和正弦波），且脉冲信号输出幅度及输出频率可调，对于方波信号，还可以实现占空比可调。通过软件仿真和硬件测试都得到了预期的结果。-
<xinxing> 在 2025-02-08 上传 | 大小：1.42mb | 下载：0

[VHDL编程] tt_qsys_design

说明：Altera Qsys设计实例，软件需要QuartusII 11.0以上版本-Qsys Tutorial Design Example
<renaifeng> 在 2025-02-08 上传 | 大小：219kb | 下载：0

[VHDL编程] tlc5620

说明：TLC5620C是带有高阻抗缓冲输入的4通道8位电源输出数模转换器集合 用fpga的verilog描述-TLC5620C with high input impedance buffer 4-channel 8 collection of power output digital-to-analog converter using fpga verilog descr iption
<官雄辉> 在 2025-02-08 上传 | 大小：632kb | 下载：0

[VHDL编程] FPGA--SDRAM

说明：SDRAM:Synchronous Dynamic Random Access Memory- 同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。
<官雄辉> 在 2025-02-08 上传 | 大小：19mb | 下载：0

[VHDL编程] paobiao

说明：该程序为数字跑表程序，具有复位，暂停，秒表计时等功能。-The program is a digital stopwatch program with reset and pause stopwatch timing functions.
<赵莹> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] mpc

说明：该程序为设计实现了一个简单的微处理器，使用硬件语言编辑，设计方法简单。-The program is designed to achieve a simple microprocessor hardware language editing, simple design.
<赵莹> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] seg

说明：大西瓜FPGA开发板陪赠资料\大西瓜FPGA开发板例程（基础+进阶）\开发板基础实验\开发板基础实验---数码管的动态显示。Verilog -Watermelon FPGA development board to accompany gifts Data \ the watermelon FPGA development board routines (foundation+ Advanced) \ basic experimenta
<飞飞法> 在 2025-02-08 上传 | 大小：365kb | 下载：0

[VHDL编程] time_clock

说明：时钟数码管显示FPGA例子-Verilog语言-Clock digital display FPGA example-Verilog language
<飞飞法> 在 2025-02-08 上传 | 大小：584kb | 下载：0

[VHDL编程] FPGA-Uart

说明：fpga串口通讯程序。用Verilog语言编写-fpga serial communication program. Verilog
<飞飞法> 在 2025-02-08 上传 | 大小：736kb | 下载：0

[VHDL编程] VGA_pll

说明：基于FPGA VGA 时钟的设计,关于pll的设计，可以参考一下-The PLL of vga use in FPGA
<jason> 在 2025-02-08 上传 | 大小：407kb | 下载：0

[VHDL编程] hi

说明：Hi this very important code of router by using verilog -Hi this is very important code of router by using verilog
<siva> 在 2025-02-08 上传 | 大小：3kb | 下载：0

[VHDL编程] router

说明：Hi this is ROUTER code by using system verilog please go through it
<siva> 在 2025-02-08 上传 | 大小：270kb | 下载：0