资源列表

« 1 2 ... .93 .94 .95 .96 .97 2898.99 .00 .01 .02 .03 ... 4311 »

[VHDL编程miaobiao

说明:秒表计时功能,可以从零记到九十九,可以暂停,可以清零。-Stopwatch functions, from zero in mind to 99, you can pause, can be cleared.
<supercheetah> 在 2025-02-13 上传 | 大小:1.26mb | 下载:0

[VHDL编程rotary

说明:采用verilog语言编写的rotary encoder程序,可以识别出旋转方向。-Rotary encoder verilog language program, you can identify the direction of rotation.
<> 在 2025-02-13 上传 | 大小:1kb | 下载:0

[VHDL编程Cipher-lock.doc

说明:VHDL实现四位电子密码锁,并在12864液晶显示屏上显示-VHDL implementation of the four electronic locks, and 12864 on the LCD screen
<刘永> 在 2025-02-13 上传 | 大小:6kb | 下载:0

[VHDL编程left_right_leds

说明:旋转编码器的vhdl驱动程序,巧妙的消除按键噪声。-The rotary encoder VHDL driver, clever elimination of key noise.
<> 在 2025-02-13 上传 | 大小:2kb | 下载:0

[VHDL编程1

说明:基于VHDL的1602驱动程序,采用状态机的方法编写-Based on VHDL-1602 driver, prepared by the state machine
<郑志超> 在 2025-02-13 上传 | 大小:13kb | 下载:0

[VHDL编程DACtest

说明:Spartan 3E - DAC- VHDL. It is a vhdl code for Xilinx Spartan 3E fpga to run ADC and AMP on the board via SPI interface.
<psycho374> 在 2025-02-13 上传 | 大小:154kb | 下载:0

[VHDL编程comparer

说明:VHDL比较器,可直接使用QuatusII的project文件打开-VHDL comparator can be used directly QuatusII the project file open
<lb> 在 2025-02-13 上传 | 大小:46kb | 下载:0

[VHDL编程VHDLbasic_cal

说明:VHDL的加、减、乘、比较等基本运算的源代码-VHDL add, subtract, multiply, compare the source code of the basic operations
<lb> 在 2025-02-13 上传 | 大小:41kb | 下载:0

[VHDL编程135-examples--for-verilog

说明:135 examples for verilog
<杨静> 在 2025-02-13 上传 | 大小:111kb | 下载:0

[VHDL编程ste_svpwm

说明:实用Verilog编写的SVPWM程序,产生出SVPWM波形,可用于实现同步电机或者异步电机的空间矢量控制算法。-Practical Verilog of SVPWM written procedures, resulting in the SVPWM waveform can be used to implement the space vector control algorithm of the synchronous motor
<zhouming> 在 2025-02-13 上传 | 大小:3.18mb | 下载:1

[VHDL编程frequency

说明:等精度频率计(FPGA部分),通过单片机发送频率控制字给FPGA,FPGA实现计数,再将计数结果发送给单片机后进行数据处理最后发送到数码管或液晶屏显示待测频率-Precision frequency meter (FPGA part) by the single-chip transmit frequency control word to the FPGA, FPGA, to achieve the count, and then f
<逸风> 在 2025-02-13 上传 | 大小:441kb | 下载:0

[VHDL编程DDC_VHDL

说明:DDS信号发生器,可以生成方波,三角波以及正正弦波等,只要稍微修改下输入数据即可生成任意的波形。-DDS signal generator can generate a square wave, and some small modifications to the next input data to generate arbitrary waveforms.
<逸风> 在 2025-02-13 上传 | 大小:430kb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 2898.99 .00 .01 .02 .03 ... 4311 »

源码中国 www.ymcn.org