[VHDL编程] bcdcounter

说明：本系统能够精确计时，具有复位、计时功能，可显示计时时间的分、秒和0.1秒等度量，最长计时为10分钟。-a clock based on VHDL
<张嘉男> 在 2025-02-22 上传 | 大小：641kb | 下载：0

[VHDL编程] I2C_VHDL_ISEProject

说明：I2C，总线设计，ISE完整工程，详尽设计，交流学习-I2C-bus design complete ISE project
<qx> 在 2025-02-22 上传 | 大小：464kb | 下载：0

[VHDL编程] apktools

说明：该文件是用单片机，液晶显示器做的示波器课程设计。-This file is to do with the microcontroller, LCD display oscilloscope curriculum design.
<陈> 在 2025-02-22 上传 | 大小：3.64mb | 下载：0

[VHDL编程] fir1

说明：system generator 构造fir滤波器模型结构-system generator constructed fir filter model structure
<qx> 在 2025-02-22 上传 | 大小：13kb | 下载：0

[VHDL编程] cordic_cells3

说明：system generator环境构造cordic运算模块-cordic computing module of the system generator environment constructed
<qx> 在 2025-02-22 上传 | 大小：14kb | 下载：0

[VHDL编程] cic_5th_order_pipe1

说明：system generator 环境中构造cic滤波器模型-cic filter model constructed in the system generator environment
<qx> 在 2025-02-22 上传 | 大小：11kb | 下载：1

[VHDL编程] cic_decimator

说明：system generator 环境中构造cic数字滤波器 抽取-construct cic digital filter extraction system generator environment
<qx> 在 2025-02-22 上传 | 大小：13kb | 下载：0

[VHDL编程] qpsk_system

说明：system generator 环境中构造qpsk通信系统仿真-paparazzi the qpsk communication system simulation system. generator environment
<qx> 在 2025-02-22 上传 | 大小：23kb | 下载：0

[VHDL编程] AM2901

说明：16为的AM2901的VHDL实现，是一个简单的vhdl实现代码-16-bits AM2901
<吴浩> 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog2

说明：Learning Verilog Chinese Version Part 2
<VIJAY> 在 2025-02-22 上传 | 大小：185kb | 下载：0

[VHDL编程] verilog3

说明：Learning Verilog Chinese Version Part 3
<VIJAY> 在 2025-02-22 上传 | 大小：105kb | 下载：0

[VHDL编程] verilog4

说明：Learning Verilog Chinese Version Part 4
<VIJAY> 在 2025-02-22 上传 | 大小：188kb | 下载：0