[VHDL编程] SRAM_16Bit_512K

说明：SRAM_16Bit_512K代码，静态随即存取存储器源码-SRAM_16Bit_512K code, static random access memory source
<李维> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] wtut_vhd

说明：spartan 3E 1600开发板的秒表计时器源程序，VHDL语言-source code of timer on spartan 3E1600 development board in VHDL
<zhangjianghan> 在 2025-02-25 上传 | 大小：461kb | 下载：0

[VHDL编程] UART-and-FPGA

说明：基于FPGA的UART通信控制器 设计与实现持。用到modelsim6.1f环境模拟。-UART communication controller based on FPGA Design and Implementation of hold. Used modelsim6.1f environment simulation.
<龙田> 在 2025-02-25 上传 | 大小：22kb | 下载：0

[VHDL编程] shuzipinlvji

说明：8位十六进制频率计设计 根据频率的定义和频率测量的基本原理可以测量方波、三角波、正弦波；测量范围10Hz～10MHz，测量分辨率1Hz，测量误差1 Hz-8 hexadecimal Frequency Meter 1 Hz square wave, triangle wave, sine wave can be measured measuring range 10Hz to 10MHz, measurement resolution
<罗先生> 在 2025-02-25 上传 | 大小：416kb | 下载：0

[VHDL编程] FPGAshizipinlvji

说明： EDA基于VHDL语言的数字频率计的设计及其仿真用来实现自动转换量程频率计控制器，该程序在可以再仿真器上仿真实现-EDA design and simulation of digital frequency meter based on the VHDL language used to implement automatic conversion range frequency meter controller, the progr
<罗先生> 在 2025-02-25 上传 | 大小：468kb | 下载：0

[VHDL编程] Electronic_qinnew

说明：实现电子琴的乐曲演奏功能，代码通过ToneTab和Speak模块实现功能-Organ music playing function
<putao> 在 2025-02-25 上传 | 大小：1.14mb | 下载：0

[VHDL编程] fre

说明：verilog hdl 开发的频率计，运行环境 DE2-115开发板，内有modelsim仿真用的testbench。RTL级代码-verilog hdl developed frequency meter, operating environment, the DE2-115 development board, modelsim simulation of the testbench. RTL-level code
<甜甜> 在 2025-02-25 上传 | 大小：4.24mb | 下载：0

[VHDL编程] lift_three

说明：三层电梯控制系统 verilog语言编写，能够实现基本功能-system of lift_three controller
<泡沫沫> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] vga_pingpong

说明：利用FPGA控制VGA输出在CRT显示器上实现乒乓球游戏，工程在\project文件夹里面 源文件和管脚分配在\rtl文件夹里面 下载文件在\download文件夹里面,.mcs为PROM模式下载文件,.bit为JTAG调试下载文件。在xilinx xc3s400调试通过-The FPGA to control the VGA output table tennis game on a CRT monitor, the project
<rooney> 在 2025-02-25 上传 | 大小：998kb | 下载：0

[VHDL编程] Verilog_vga

说明：verilog语言写的vga代码,里面还有关于VGA设计的资料-vga code verilog language, there is also information on the design of VGA
<张小强> 在 2025-02-25 上传 | 大小：1.6mb | 下载：0

[VHDL编程] Code-Verilog

说明：this code verilog-this is code verilog
<Mr Thoa> 在 2025-02-25 上传 | 大小：6.47mb | 下载：0

[VHDL编程] clock_lcd1602

说明：在DE2-70上可同时实现数码管和LCD1602上动态显示电子表的数字。-In DE2-70 can be at the same time in the digital tube and LCD1602 dynamic display of the electronic watch value.
<刘俊朋> 在 2025-02-25 上传 | 大小：977kb | 下载：0