资源列表
[VHDL编程] Verilog-FSM
说明:VERILOG HDL 学习有限状态机的重要PPT-VERILOG HDL FSM PPT<杨凯> 在 2025-02-26 上传 | 大小:3.58mb | 下载:0
[VHDL编程] sequence-check
说明:设计一个有限状态机,用以检测输入序列“1110010”-sequence check<王雪茹> 在 2025-02-26 上传 | 大小:12kb | 下载:0
[VHDL编程] STATE-CHECK
说明:设计一个有限状态机,用以检测输入序列“1110010”-state check<王雪茹> 在 2025-02-26 上传 | 大小:24kb | 下载:0
[VHDL编程] verilog_sine-wave-generator
说明:verilog语言书写的基于DDS相频累加器的正弦波发生器-verilog language of the sine wave generator<任健铭> 在 2025-02-26 上传 | 大小:13kb | 下载:0
[VHDL编程] CMPUT_EXPMT1-8
说明:《计算机组成原理》中的代码和工程,FPGA-FPGA Code<竹影月光> 在 2025-02-26 上传 | 大小:2.24mb | 下载:0
[VHDL编程] Alarm-Clock
说明:VHDL开发环境下,编写的可以异步置数闹钟,需下载到特定硬件后,方可实现功能。-VHDL development environment, written asynchronously set the number of alarm clock, need to download to a specific hardware only after the realization of the function.<孙佳婷> 在 2025-02-26 上传 | 大小:743kb | 下载:0