[VHDL编程] AB-4F

说明：基于CPLD 的四倍频辩向电路设计-24位计数 8位单片机数据输出-Based on the CPLD optical pulse encoder signal multiplier circuit design
<l> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo

说明：模拟页式虚拟存储管理中硬件的地址转换和用先进先出调度算法处理缺页中断.虽然是文档文件，其源代码可以直接拷贝至C++运行，并且文档最后给出相应执行结果。-Simulation of the hardware address translation page of virtual storage management and FIFO scheduling algorithm for processing a page fault, alt
<hwq> 在 2025-02-28 上传 | 大小：57kb | 下载：0

[VHDL编程] 039_FaceDetection

说明：System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<dg> 在 2025-02-28 上传 | 大小：293kb | 下载：0

[VHDL编程] New-Text-Document

说明：System will fdsdCADL
<dg> 在 2025-02-28 上传 | 大小：8kb | 下载：0

[VHDL编程] digital-clock-in-vhdl

说明：digital clock display
<nitish> 在 2025-02-28 上传 | 大小：47kb | 下载：0

[VHDL编程] clock1

说明：VHDL语言实现多功能数字钟设计：(1) 计时功能：这是本计时器设计的基本功能，每隔一分钟计时一次，并在显示屏上显示当前时间。 (2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出蜂鸣声。 (3) 设置新的计时器时间：用户用数字键‘0’～‘9’输入新的时间，然后按 "TIME"键确认。 (4) 设置新的闹钟时间：用户用数字键“0”～“9”输入新的时间，然后按“ALARM”键确认。过程与(3)类似。
<雪圣> 在 2025-02-28 上传 | 大小：338kb | 下载：0

[VHDL编程] Program3

说明：Simple VHDL program using counters
<e741> 在 2025-02-28 上传 | 大小：1kb | 下载：0

[VHDL编程] Programming-skills-in-FPGA-design

说明：FPGA设计中的编程技巧，非常实用，大家共享-Programming skills in FPGA design, very practical, and share
<lmy> 在 2025-02-28 上传 | 大小：114kb | 下载：0

[VHDL编程] xfest09_clocking_10_27

说明：XILINX公司FPGA时钟设计技巧，绝版好资料-XILINX FPGA clock design skills，Out of print good information
<lmy> 在 2025-02-28 上传 | 大小：1.45mb | 下载：0

[VHDL编程] VHDL-Verilog-Systemverilog

说明：解决初学者疑惑：VHDL、Verilog，System+verilog比较,适合初学者对三种语言的理解-Solve beginners doubt: VHDL, Verilog, the System+ Verilog, suitable for beginners understanding of the three languages
<lmy> 在 2025-02-28 上传 | 大小：58kb | 下载：0

[VHDL编程] UARTIntr

说明：基于avr单片机的串口中断收发代码，并设立缓冲区-Avr microcontroller-based serial port interrupt to send and receive code
<陈亭江> 在 2025-02-28 上传 | 大小：2kb | 下载：0

[VHDL编程] sqrtf

说明：硬件描述语言，实现计算完全平跟，使用的语言是Verilog-Hardware descr iption language, the calculation is completely flat with the language is Verilog
<sunshine> 在 2025-02-28 上传 | 大小：1kb | 下载：0