[VHDL编程] Designing_with_Cyclone_and_Cyclone_II_Device

说明：
<火冰> 在 2024-11-17 上传 | 大小：2.15mb | 下载：0

[VHDL编程] I2C_fpga

说明：I2C总线控制及基于FPGA的实现,看看吧-I2C bus control and FPGA-based realization, take a look at it
<火冰> 在 2024-11-17 上传 | 大小：260kb | 下载：0

[VHDL编程] vhdl

说明：vhdl课件，共13章，从概论到仿真，ppt格式-VHDL courseware, a total of 13 chapters, from the Introduction to Simulation, ppt format
<田之秋> 在 2024-11-17 上传 | 大小：12.09mb | 下载：0

[VHDL编程] PS2

说明：单片机连接ps2键盘源码,应用于C51单片机-Singlechip ps2 keyboard connected source, applies to single-chip microcomputer C51
<chen> 在 2024-11-17 上传 | 大小：215kb | 下载：0

[VHDL编程] ug_usb_blstr

说明：usb_balster下载线可以在没有并口的笔记本电脑上使用-Download usb_balster parallel lines can not use the notebook computers
<霍军旗> 在 2024-11-17 上传 | 大小：152kb | 下载：0

[VHDL编程] 200712312258925928

说明：整点闹钟，可以实现整点闹铃的功能。该程序是本人从其他地方找到了，非本人的-The whole point of an alarm clock, you can realize the whole point of alarm functions. The program is from the other places I have found, non-personal
<石义敏> 在 2024-11-17 上传 | 大小：14kb | 下载：0

[VHDL编程] fftverilog

说明：关于FFT实现的Verilog代码，-FFT realize on the Verilog code,
<> 在 2024-11-17 上传 | 大小：401kb | 下载：0

[VHDL编程] dividers.tar

说明：无符号类型的除法器,有VHDL语言描述了无符号的除法器,包括测试文件-Unsigned type of divider, a VHDL language descr iption of the divider unsigned, including the test file
<asdtgg> 在 2024-11-17 上传 | 大小：5kb | 下载：0

[VHDL编程] cf_fp_mul

说明：浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件-Floating-point type multiplier using VHDL language to describe the type floating-point multiplier, the text included in the test document
<asdtgg> 在 2024-11-17 上传 | 大小：671kb | 下载：0

[VHDL编程] verilog_dianti

说明：一组两个电梯的控制器，希望对初学Verilog硬件描述语言的人有帮助。-One group of two elevator controller, in the hope of learning Verilog hardware descr iption language help.
<zz> 在 2024-11-17 上传 | 大小：3kb | 下载：0

[VHDL编程] taxi-vhdl

说明：出租车计费器 硬件描述语言 出租车计费器 MAX+PLUS软件 数字系统-Taxi billing hardware descr iption language taxi meter MAX+ PLUS software digital systems
<aneeee> 在 2024-11-17 上传 | 大小：47kb | 下载：0

[VHDL编程] dynamic_display

说明：4 digital LED dynamic display的Verilog HDL源代码，它能动态的显示4位数，为FPGA 的DEBUG 提供便利，非常经典，简单易懂，并且经过了Modelsim/ISE/FPGA(XC3S250ETQ144)验证和实现，好的行为模型就应该大家分享。-4 digital LED dynamic display of the Verilog HDL source code, it can dynamical
<name> 在 2024-11-17 上传 | 大小：251kb | 下载：0