[VHDL编程] liftbd53

说明：小波提升算法5_3 verilog 源码-Wavelet lifting algorithm 5_3 verilog source
<qwbaoba> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] count

说明：00:00到59：59计时器，用verilog实现-time counter up to 1hr
<jbma> 在 2025-03-17 上传 | 大小：110kb | 下载：0

[VHDL编程] 12bitRSAencoderadecoder

说明：我编写的一个12位rsa编码模块和解码模块，使用verilog模块-I wrote a 12-bit rsa encoding module and decoding module, use the verilog module
<Gevy> 在 2025-03-17 上传 | 大小：2kb | 下载：0

[VHDL编程] ALU

说明：ALU CPU内部运算器 这个是ALU内部个模块的VHDL程序和原理图-ALU THE ONE PART OF CPU .ZHIS PART INCLUDE VHDL
<王文武> 在 2025-03-17 上传 | 大小：753kb | 下载：0

[VHDL编程] cf_fft_latest.tar

说明：This a code for FFT in VHDL, Verilog & C Source: OpenCores.org-This is a code for FFT in VHDL, Verilog & C Source: OpenCores.org
<Kiran> 在 2025-03-17 上传 | 大小：2.98mb | 下载：0

[VHDL编程] CPLDaVerilog

说明：详细讲解Verilog开发CPLD的过程，适合初学者-Explain in detail the process of Verilog CPLD development suitable for beginners
<jorley> 在 2025-03-17 上传 | 大小：31.11mb | 下载：0

[VHDL编程] example-of-the-use-fpga-in-fft_core

说明：本程序实现了在FPGA中使用FFT—IPcore做频谱分析功能。-Realized by the use of the FPGA FFT-IPcore do spectrum analysis.
<lee> 在 2025-03-17 上传 | 大小：23.36mb | 下载：0

[VHDL编程] top

说明：动态可重构的顶层设计，给出了所有的静态逻辑和端口设计啊-top design for PR
<许飞> 在 2025-03-17 上传 | 大小：1kb | 下载：0

[VHDL编程] top_PR

说明：用户将使用具有局部重配置能力的ISE 12.1，进行综合HDL模块并完成设计。之后，使用PlanAhead12.1来布局规划设计，并内部调用执行和分析工具，包括：调用FPGA Editor查看设计实现 调用Constraint Editor创建时序约束；用Timing Analyzer进行时序分析。最后，用户可以用XUPV5开发板来进行硬件验证，并用iMPACT软件来下载全局和局部比特流。-Top-level design dynami
<许飞> 在 2025-03-17 上传 | 大小：2kb | 下载：0

[VHDL编程] xilinix-code-running-procedure

说明：this book useful ,how to run the vhdl code in xilinx 9.2i
<ramana> 在 2025-03-17 上传 | 大小：487kb | 下载：0

[VHDL编程] Min-systembased-on-EP1C3T144

说明：相当实用的内容，适合刚开始进行VHDL编程的初学者进行联系的资源-Very useful content, the beginning of the VHDL programming for beginners resources contact
<barry> 在 2025-03-17 上传 | 大小：6kb | 下载：0

[VHDL编程] Quartus_IIjiaocheng

说明：数字电路设计工具教程，详细说明其用法和许多历程-Digital circuit design tools Tutorials
<张振华> 在 2025-03-17 上传 | 大小：2.12mb | 下载：0