[VHDL编程] FPGA-VIDEO

说明：FPGA图像采集程序，cmos图像采集、I2C控制、VGA图像像是模块-FPGA VIDEO
<adan> 在 2025-03-26 上传 | 大小：6kb | 下载：0

[VHDL编程] USB_IP-CORE-design

说明：USB2.0的IP核，需要添加额外的PHY模块，使用Verilog语言编写-USB2.0 IP core, you need to add additional PHY module, using the Verilog language
<董剑> 在 2025-03-26 上传 | 大小：197kb | 下载：0

[VHDL编程] prbs-FPGA

说明：。本文 给出了基于线性反馈移位寄存器电路，并结合FPGA 的特有结构，设计了一种简捷而又高效的伪随机序列产生方法。-. In this paper, based on linear feedback shift register circuit, combined with the unique structure of the FPGA, the design of a simple and efficient method fo
<史培霖> 在 2025-03-26 上传 | 大小：62kb | 下载：0

[VHDL编程] verilog_a_modeling

说明：verilog-a 建模，在Cadence 中建立一个二级运放的VerilogA行为级模型，并进行建立时间等等仿真，以及对S/H电路的建模和仿真。 -verilog-a model in Cadence to create a secondary op amp VerilogA behavioral model and the simulation set-up time, etc., as well as S/H circuit
<史培霖> 在 2025-03-26 上传 | 大小：1.95mb | 下载：1

[VHDL编程] verilogClassicSamples

说明：verilog常用程序及其仿真结果整理，包括LCD，LED，AD采集，URAT，电子琴，电梯控制，自动售货机控制，出租车计价器，电子时钟，频率计，MPSK调制与解调-verilog common finishing process and its simulation results, including LCD, LED, AD collection, URAT, keyboard, elevator control, vending
<ZhangYan> 在 2025-03-26 上传 | 大小：1.22mb | 下载：0

[VHDL编程] FIR

说明：基于Matlab工具生成，可以执行和仿真的60阶FIR直线型滤波器。-Matlab-based tool generation, and simulation can be performed for 60-order FIR linear filter.
<ZhangYan> 在 2025-03-26 上传 | 大小：953kb | 下载：0

[VHDL编程] elevator-control

说明：三层电梯的详细电路 Foundation版 包括强行开关门打断-Elevator control Foundation project
<sunfeng> 在 2025-03-26 上传 | 大小：315kb | 下载：0

[VHDL编程] startstopwatch

说明：利用VHDL编写的电子计时计分表，该程序简单，易懂-Written using VHDL electronic timing scoring table, the program is simple, easy to understand
<yangyan> 在 2025-03-26 上传 | 大小：1kb | 下载：0

[VHDL编程] CPU8085

说明：Intel 8085 CPU in Quartus II. Compiles saved in Quartus restore database xxx.qar
<Christoffer> 在 2025-03-26 上传 | 大小：231kb | 下载：0

[VHDL编程] lcd_HS162

说明：用fpga verilog语言写的lcd1602代码，测试过可行的-With fpga verilog code written in lcd1602, tested viable
<蒲公英> 在 2025-03-26 上传 | 大小：756kb | 下载：0

[VHDL编程] project-1

说明：this a project design and its report of DESIGN AND IMPLEMENTATION OF LOGIC FUNCTIONS FOR DSP APPLICATIONS USING VHDL.
<sujatha> 在 2025-03-26 上传 | 大小：635kb | 下载：0

[VHDL编程] Appendix10

说明：视频跟踪，VERILOG 语言实现，可以实现跟踪某个运动对象-videio tracting verilog FOR fpga。
<nonghero> 在 2025-03-26 上传 | 大小：189kb | 下载：0