[VHDL编程] add

说明：verilog编写的浮点数加法器.包含两个文件。-floating adder
<韩冰> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] divider

说明：verilog HDL编写的浮点除法器，编译通过，可综合。压缩包包含三个文件。-verilog HDL write floating-point divider, compile, can be integrated. Archive contains three files.
<韩冰> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] PWM_10LED

说明：10个LED的呼吸流水灯小程序，晶振11.0592Mhz，用Keil编译的。-10 LED lights applet breathing water, crystal 11.0592Mhz, with the Keil compiler.
<rex> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Lcd

说明：microchip LCD display program
<陈杰> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] shizhong

说明：实时钟的设计，能通过SPI总线改变时钟初值。-The design of real-time clock, the clock through the SPI bus to change the initial value.
<zfw> 在 2025-04-08 上传 | 大小：231kb | 下载：0

[VHDL编程] spi

说明：spi总线模块和测试模块，接收端的spi模块。-spi bus module and test module, the receiving end of the spi module.
<zfw> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] shizhong

说明：含有时钟及测试模块，有时分秒年月日周的判定和自动计时跑动功能。-Contains a clock and test modules, month, day and sometimes every second week to determine the timing and automatic running function.
<zfw> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] jishi

说明：带有寄存器的实时钟，能设定时间，然后时钟跑动。-With the register of real-time clock, can set the time, then the clock running.
<zfw> 在 2025-04-08 上传 | 大小：3kb | 下载：0

[VHDL编程] keil

说明：单片机keil基本时钟程序可以在lcd上显示出一个时钟。-SCM keil basic clock program can display a clock on the lcd.
<小刘> 在 2025-04-08 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD1602

说明：超声波测距模块的显示程序 用LCD1602液晶显示-Ultrasonic Ranging Module with LCD1602 LCD display program
<luwei> 在 2025-04-08 上传 | 大小：27kb | 下载：0

[VHDL编程] FPGA

说明：这是和FPGA和单片机的通信的接口技术，包含有电路图和原理-This is a communication microcontroller and FPGA and interface technology, including a circuit diagram and schematic
<潘宝振> 在 2025-04-08 上传 | 大小：136kb | 下载：0

[VHDL编程] adder

说明：actel fpga加法器的verilog源码，在libero环境开发的-actel fpga adder verilog source code, development environment in the libero
<杨加玲> 在 2025-04-08 上传 | 大小：151kb | 下载：0