[VHDL编程] d_e_g_dds

说明：基于Verilog HDL的迟早门码元同步方案中的DDS程序，已经仿真通过，可以在FPGA开发板上实现。迟-早门方式实现码元同步在无线通信中有着广泛应用。来自华中科大。-Early-later gate of Verilog HDL-based symbol synchronization scheme in the DDS program, has been through simulation, can be achieved in
<ye> 在 2025-04-28 上传 | 大小：1.2mb | 下载：0

[VHDL编程] OFDM_retiming

说明：基于Verilog的OFDM时钟恢复模块，在做全数字OFDM的时候是关键模块，可以在FPGA上实现。-Verilog-OFDM-based clock recovery module, doing all-digital OFDM time is the key module can be implemented on the FPGA.
<ye> 在 2025-04-28 上传 | 大小：170kb | 下载：0

[VHDL编程] pc_cfr_test_v3_1c

说明：一个关于降低现代通信系统中高峰均比信号的matlab算法，对于研究数字预失真基于FPGA实现的有一定作用！-A modern communication system on the lower than the peak signal matlab algorithm for FPGA-based study of digital pre-distortion to achieve a certain effect!
<baomeng> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] EDA

说明：这是一本介绍EDA技术的书，主要讲述VHDL硬件描述语言在数字电子系统设计中的应用，内容翔实易懂，有助于学习VHDL。-This is an introductory book EDA technology, mainly about the VHDL hardware descr iption language in the digital electronic system design application, informati
<元泽怀> 在 2025-04-28 上传 | 大小：836kb | 下载：0

[VHDL编程] DAC0832-VHDL-design

说明：DAC0832接口的VHDL设计实现。利用硬件描述语言在FPGA上实现DAC功能。-DAC0832 interface VHDL design and implementation. Using hardware descr iption language DAC function in the FPGA.
<元泽怀> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] uart_to_vga

说明：verilog语言vga to uart-verilog language vga to uart
<shubiao> 在 2025-04-28 上传 | 大小：2.45mb | 下载：0

[VHDL编程] vga-ip-core

说明：vga ip core 资料 说明如定制一个ip核-vga ip core information such as a custom ip core
<shubiao> 在 2025-04-28 上传 | 大小：4.14mb | 下载：0

[VHDL编程] 59-50-(2)

说明：本人的课设电子时钟VHDL 50秒开始嘀嘀嘀 报警。包含总文件-My lesson an electronic clock tick VHDL 50 seconds to start beeping alarm. Include the total file
<> 在 2025-04-28 上传 | 大小：976kb | 下载：0

[VHDL编程] pinjiniushuaxin

说明：频率计 课设 可测4000hz 可选档位自己设计 供大家参考-Frequency meter course set measurable 4000hz optional stalls of their own design for your reference
<> 在 2025-04-28 上传 | 大小：954kb | 下载：0

[VHDL编程] filter

说明：基于verilog硬件描述语言的滤波器设计，便于开发者从理论到实现-Verilog hardware descr iption language based on the filter design, ease of developers from theory to implementation
<baomeng> 在 2025-04-28 上传 | 大小：3kb | 下载：0

[VHDL编程] filter

说明：关于滤波器的verilog编程，对初学者很有用哦，从理论到实践的一次过度-Verilog programming on the filter, useful for beginners Oh, from theory to practice once over ...
<baomeng> 在 2025-04-28 上传 | 大小：2kb | 下载：0

[VHDL编程] altera_lib

说明：实现基于VHDL语言的8b10b编解码器，在altera平台得到验证。-8b10b VHDL language-based codec, in altera platform to be validated.
<李嘉洁> 在 2025-04-28 上传 | 大小：17kb | 下载：0