资源列表

« 1 2 ... .73 .74 .75 .76 .77 1778.79 .80 .81 .82 .83 ... 4311 »

[VHDL编程high-speed-PCB-design-skills

说明:高速PCB设计技巧,值得一看,20字 20字 20字 20字 -High-speed PCB design skills, worth a visit
<雷文> 在 2025-04-03 上传 | 大小:433kb | 下载:0

[VHDL编程example9

说明:xilinx的ISE下,VHDL语言实现简单的vga显示红绿相间的条纹-xilinx under the ISE, VHDL language simple vga display red and green stripes
<rollaroll> 在 2025-04-03 上传 | 大小:194kb | 下载:0

[VHDL编程example1

说明:分频程序:实现一个将时钟信号clk十分频的功能-Frequency program: to achieve a frequency of the clock signal clk is the function of
<YJ> 在 2025-04-03 上传 | 大小:30kb | 下载:0

[VHDL编程example3

说明:加/减法计数器:本程序实现的是一个加/减8进制计数器-Add/down counter: The program implementation is a plus/minus 8 binary counter
<YJ> 在 2025-04-03 上传 | 大小:26kb | 下载:0

[VHDL编程example4

说明:拨码开关及显示:实现的拨码开关对应显示.-DIP switches and display: implement the DIP switch is visible.
<YJ> 在 2025-04-03 上传 | 大小:29kb | 下载:0

[VHDL编程example5

说明:按键控制:8个按键对应8个数字显示,初始值为0。-Key Control: 8 buttons corresponding to 8 digits display, the initial value is 0.
<YJ> 在 2025-04-03 上传 | 大小:34kb | 下载:0

[VHDL编程example6

说明:按键控制加减及消抖:使用KEY1和KEY2控制数据的加减。-Key control and eliminate buffeting Modified: KEY1 and KEY2 control data using addition and subtraction.
<YJ> 在 2025-04-03 上传 | 大小:27kb | 下载:0

[VHDL编程Leg8

说明:待商业化的8位高速cpu芯片设计,verilog语言编译通过,ISE平台完成-To be commercial cpu 8-bit high-speed chip design, verilog language compiler, ISE platform to complete
<张德志> 在 2025-04-03 上传 | 大小:856kb | 下载:0

[VHDL编程univ

说明:universal binary counter
<cdac> 在 2025-04-03 上传 | 大小:1kb | 下载:0

[VHDL编程attachments_15_02_2011.

说明:barrel shifter in vhdl coding
<cdac> 在 2025-04-03 上传 | 大小:1kb | 下载:0

[VHDL编程attachments_15_02_2011..

说明:mod10 counter in vhdl
<cdac> 在 2025-04-03 上传 | 大小:1kb | 下载:0

[VHDL编程attachments_15_02_2011...

说明:decoder in vhdl coding
<cdac> 在 2025-04-03 上传 | 大小:1kb | 下载:0
« 1 2 ... .73 .74 .75 .76 .77 1778.79 .80 .81 .82 .83 ... 4311 »

源码中国 www.ymcn.org