[VHDL编程] Fifoed_avalon_uart_9.3

说明：Altera真正可用的带FIFO的UART组建。-Altera FIFO UART
<we> 在 2025-03-20 上传 | 大小：197kb | 下载：1

[VHDL编程] VIDEOGEN_PAL

说明：Spartan-3AN based PAL video sync generator
<t404383> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] traficlight

说明：交通灯程序，有红绿黄LED输出、蜂鸣器输出及数码管时间显示输出。晶振采用48MHz。-Traffic lights program, a red, green and yellow LED output, buzzer output, and digital time display output. Crystal with 48MHz.
<夏江南> 在 2025-03-20 上传 | 大小：437kb | 下载：0

[VHDL编程] HDL

说明：adder4的实现，实现4位加法，满足加法的算法之一。-adder4 implementation, to achieve 4-bit addition, to meet the addition of the algorithms.
<jinbaobao> 在 2025-03-20 上传 | 大小：26kb | 下载：0

[VHDL编程] tps75003

说明：Xinlinx FPGA Spartan3E的供电芯片，提供1.2V,2.5V,3.3V的电源-Xinlinx FPGA Spartan3E power supply chips, to provide 1.2V, 2.5V, 3.3V power supply
<邓> 在 2025-03-20 上传 | 大小：634kb | 下载：0

[VHDL编程] DE2

说明：竞赛内部资料，DE2为开发平台，对DE2的介绍十分详细-Competition within the data, DE2 platform for the development of very detailed descr iption DE2
<leitian> 在 2025-03-20 上传 | 大小：2.42mb | 下载：0

[VHDL编程] behavioural

说明：simple verilog code for a microprocessor
<Leo> 在 2025-03-20 上传 | 大小：48kb | 下载：0

[VHDL编程] need

说明：This Text Mining book is useful for the understanding the mining
<sudha> 在 2025-03-20 上传 | 大小：478kb | 下载：0

[VHDL编程] active-hdl-vhdl-code

说明：this vhdl source code for multiplexer,half adder,full adder,counter etc. for using in ACTIVE HDL and other vlsi softwares.-this is vhdl source code for multiplexer,half adder,full adder,counter etc. for using in ACTIVE H
<anmol> 在 2025-03-20 上传 | 大小：1kb | 下载：0

[VHDL编程] counter_4bit_code

说明：vhdl source code for a 4 bit counter to be use in active hdl and other vlsi softwares-vhdl source code for a 4 bit counter to be use in active hdl and other vlsi softwares....
<anmol> 在 2025-03-20 上传 | 大小：40kb | 下载：0

[VHDL编程] DE1-Practice-VGA-display-

说明：用altera的fpga设计的DE1开发板作为硬件平台实现VGA显示，verilog实现的，8种色彩，作为fpga驱动vga液晶的入门。DE1实践之VGA显示（8bit色彩）-Altera fpga design with the DE1 board as a hardware platform development VGA display, verilog implementation, 8 colors, as the intro
<wuwei> 在 2025-03-20 上传 | 大小：13kb | 下载：0

[VHDL编程] song

说明：利用verilog演奏梁祝的小程序，关键配置后自动开始演奏，需要硬件的配合。-Butterfly played by verilog small program, the key configuration automatically start playing, you need to match the hardware.
<cy> 在 2025-03-20 上传 | 大小：558kb | 下载：0