[VHDL编程] FPGA-basign

说明：基于FPGA的医学超声成像数字波束合成器设计FPGA-based digital medical ultrasound imaging beamforming design-FPGA-based digital medical ultrasound imaging beamforming design
<genius> 在 2025-03-19 上传 | 大小：669kb | 下载：0

[VHDL编程] viterbi

说明：硬判决viterbi译码的硬件实现，通过verilog语言。采用回溯的方法。回溯深度为16.-Hard decision viterbi decoding in hardware, through the verilog language. A retrospective approach. Back depth is 16.
<Fengxiaodong> 在 2025-03-19 上传 | 大小：90kb | 下载：0

[VHDL编程] TLC2543

说明：使用Verilog实现的AD采样，很有用的！-Implemented using Verilog AD sampling, very useful!
<JAY> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] PLL.ZIP

说明：the code specifies how to model a pll using vhdl code
<mridula> 在 2025-03-19 上传 | 大小：6kb | 下载：0

[VHDL编程] xapp132

说明：xilinx source code for the design of ppl which is available in xilinx spartan3e
<mridula> 在 2025-03-19 上传 | 大小：9kb | 下载：0

[VHDL编程] LED

说明：LED跑马灯 代码为Verilog。已经在V5 ML506上验证过。 -LED Marquee code for Verilog. On the V5 ML506 has been verified.
<liangyao> 在 2025-03-19 上传 | 大小：2kb | 下载：0

[VHDL编程] Modelsim--script-usage

说明： modelsim是Mentor graphics公司推出的HDL代码仿真工具，也是业界最流行的HDL仿真工具之一。支持图形界面操作和脚本操作。常见的图形界面操作相对直观，但是由于重复性操作几率高、处理效率低、工程的非保存性，对于大规模的代码仿真不推荐使用；脚本操作完全可以克服以上的缺点，把常见的命令，比如库文件和RTL加载、仿真、波形显示等命令编辑成.do脚本文件，只需要让Modelsim运行.do文件即可以完成仿真，智能化程度高。本
<liangyao> 在 2025-03-19 上传 | 大小：366kb | 下载：0

[VHDL编程] Verilog--coding--style

说明：Verilog可综合代码编写风格介绍。属于HW中央逻辑开发部的绝密资料，加上本人的总结而成。喷血推荐。-The coding style of Verilog language. It is very useful for verilog system developer
<liangyao> 在 2025-03-19 上传 | 大小：438kb | 下载：1

[VHDL编程] lcdDriver

说明：LCD Vhdl module controller for HD47780 driver. The program writes some data to the LCD.
<holio> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] rtl

说明：LCD1602 Verilog 代码实现。包括数据读写，地址读写，初始化。支持4位总线格式。注意:此程序已经在ML506板子上验证过。本人花了好几天调试，开发出来的。值得推荐。-Verilog coding for LCD1602 display
<liangyao> 在 2025-03-19 上传 | 大小：20kb | 下载：0

[VHDL编程] debussy

说明： Debussy 是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool，这套软体主要不是用来跑模拟或看波形，它最强大的功能是：能够在HDL source code、schematic diagram、waveform、state bubble diagram之间，即时做trace，协助工程师debug。 本文主要是介绍Debussy的使用，以及如何在Modelsim环境下生成
<liangyao> 在 2025-03-19 上传 | 大小：280kb | 下载：0

[VHDL编程] Writing-Efficient-Testbenches

说明：Documents for verilog. (Writing Efficient Testbenches.pdf)
<Nguyen Viet Dong> 在 2025-03-19 上传 | 大小：468kb | 下载：0