资源列表

« 1 2 ... .31 .32 .33 .34 .35 1636.37 .38 .39 .40 .41 ... 4311 »

[VHDL编程3fenpin

说明:VerilogHDL三分频代码,简单!对于新手,可以看看!-VerilogHDL
<sam> 在 2025-03-14 上传 | 大小:3kb | 下载:0

[VHDL编程AMI_HDB3

说明:VHDL实现AMI码和HDB3码之间的相互转换,编译环境为Quartus II 6.1-HDB3 AMI code and VHDL code to achieve conversion between, the build environment for the Quartus II 6.1
<冯进伟> 在 2025-03-14 上传 | 大小:47kb | 下载:0

[VHDL编程3333

说明:可编程单脉冲发生器,各模块已经写好,调试运行并通过-Programmable pulse generator, the module has been written, debugging and running through
<jiajinying> 在 2025-03-14 上传 | 大小:4kb | 下载:0

[VHDL编程sale_newspaper

说明:FPGA内实现自动售卖报纸的程序,适用于自动售卖机的实现-autosale machine vhdl program
<lailai> 在 2025-03-14 上传 | 大小:1kb | 下载:0

[VHDL编程vhdl_verilog

说明:VHDL,verilog,和system verilog三种语言的区别-Comparison of VHDL, Verilog and SystemVerilog
<lailai> 在 2025-03-14 上传 | 大小:58kb | 下载:0

[VHDL编程SpiMaster

说明:This a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE or Icarus verilog to compile and simulate-This is a verilog code for SPI Master testbench is also provided spi_top.v Xilinx ISE o
<RutaliMulye> 在 2025-03-14 上传 | 大小:9kb | 下载:0

[VHDL编程VMM_example

说明:This is a VMM example System Verilog written for a router DUT-This is a VMM example System Verilog written for a router DUT
<RDM> 在 2025-03-14 上传 | 大小:12kb | 下载:0

[VHDL编程FPGAdevelopmentboardhigh-speeddigitalsignalacquisi

说明:主要是利用ALTERA公司的EP2C70型号FPGA开发板进行高速、连续数字信号采集VHDL程序!-Basically is to use ALTERA company EP2C70 model FPGA development board high-speed digital signal acquisition VHDL and continuous program!
<zhonglin> 在 2025-03-14 上传 | 大小:114kb | 下载:0

[VHDL编程alu

说明:VHDL描述的alu,可以进行基本的运算,在quartus2环境下运行。实验课作业。-VHDL descr iption of the alu, the basic operations can be carried out in quartus2 environments. Experimental course work.
<EMMILY> 在 2025-03-14 上传 | 大小:1.93mb | 下载:0

[VHDL编程Template_Slave

说明:avalon总线的从端口实例代码,简单,易懂,方便初学者学习。-avalon bus example code from the port, simple, easy to understand, easy for beginners to learn.
<穆屹峰> 在 2025-03-14 上传 | 大小:9kb | 下载:0

[VHDL编程counter

说明:fpga实现的计数器-fpga implementation of the counter。。。。。。。。
<liuwe> 在 2025-03-14 上传 | 大小:2kb | 下载:0

[VHDL编程VHDLyingyong

说明:VHDL理论与部分实验程序,程序已经调试可用。-VHDL theory and some experimental procedures, procedures have been debugging available.
<> 在 2025-03-14 上传 | 大小:1.75mb | 下载:0
« 1 2 ... .31 .32 .33 .34 .35 1636.37 .38 .39 .40 .41 ... 4311 »

源码中国 www.ymcn.org