资源列表
[VHDL编程] 32mips-cpu
说明:基于32为MIPS指令设计的cpu,32 for the MIPS instruction based on the design of the cpu-32 for the MIPS instruction based on the design of the cpu<罗宾> 在 2025-03-10 上传 | 大小:398kb | 下载:0
[VHDL编程] dcfifo_design_example
说明:ALTERA发布的内部FIFO读写示例,很有参考价值,对初学者会有一定的帮助-ALTERA' s internal FIFO read and write examples of great reference value, there will be some help for beginners<吕飞> 在 2025-03-10 上传 | 大小:33kb | 下载:0
[VHDL编程] LIP1732CORE_system_mbus_arbiter
说明:System Verilog M bus arbiter module<jc> 在 2025-03-10 上传 | 大小:26kb | 下载:0
[VHDL编程] LIP1742CORE_sdio_rx_fsm
说明:Verilog SDIO RX FSM module-Verilog SDIO RX FSM module<jc> 在 2025-03-10 上传 | 大小:254kb | 下载:0
[VHDL编程] LIP1743CORE_sdio_tx_fsm
说明:Verilog SDIO TX FSM module<jc> 在 2025-03-10 上传 | 大小:50kb | 下载:1
[VHDL编程] VGA_Verilog
说明:文件中包含EP2C8Q208C8系列FPGA的VGA口的语言程序,可以直接在硬件板子上使用,以经过测试-File contains EP2C8Q208C8 Series VGA port FPGA-language program, you can use directly on the hardware board to be tested<roger> 在 2025-03-10 上传 | 大小:372kb | 下载:0
[VHDL编程] digitaldownconversionbygpga
说明:研究了高倍抽取的数字下变频设计,重点分析了基于级联积分梳状滤波器和级联半带滤波器的多级抽样频率算法。-Extraction of the high-powered digital down-conversion design, the focus of a cascaded integrator comb filter based on cascaded half-band filter and the multi-level samp<w> 在 2025-03-10 上传 | 大小:214kb | 下载:0