[VHDL编程] fortye_lib

说明：protel 及AltiumDesigner库,大部份在含有3D元器件 本人自己整理及收藏 对于使用AD及protel的人会有个不小的收获 现分享给大家-protel and AltiumDesigner library, most of my own finishing with 3D components and collections for the use of AD and protel people have n
<网络同行> 在 2025-03-09 上传 | 大小：8.35mb | 下载：1

[VHDL编程] Trafficlight

说明：this trafffic light controller program-this is trafffic light controller program
<mamtakumari> 在 2025-03-09 上传 | 大小：1kb | 下载：0

[VHDL编程] docppt_student_9

说明：matlab使用手册，很有帮助作用的，对于查找函数。-matlab manual, helpful role, for the search function.
<zhoujun> 在 2025-03-09 上传 | 大小：470kb | 下载：0

[VHDL编程] predistortion

说明：WCDMA数字直放站中数字预失真研究的框架和其FPGA实现-Digital Repeater WCDMA digital pre-distortion of the fr a mework and its FPGA implementation
<张笑梅> 在 2025-03-09 上传 | 大小：3.19mb | 下载：0

[VHDL编程] xiaomei2

说明：功放线性化的基带数字预失真方案及其测量电路的实现-Power amplifier linearization with digital pre-distortion based program and its implementation of the measuring circuit
<张笑梅> 在 2025-03-09 上传 | 大小：424kb | 下载：0

[VHDL编程] xiaomei3

说明：介绍了无记忆高功率放大器的非线性特性和常见的各种线性化技术，重点研究了基带查找表法预失真技术，对其进行了FPGA实现-Introduces memoryless nonlinear characteristics of high power amplifier and the common variety of linearization techniques, focus on the base-band pre-distortion
<张笑梅> 在 2025-03-09 上传 | 大小：1.37mb | 下载：0

[VHDL编程] 00

说明：用VHDL语言调用IP核，在ISE中实现三角波-VHDL IP core with the realization of the triangular wave is called
<张博奇> 在 2025-03-09 上传 | 大小：2kb | 下载：0

[VHDL编程] waveletfj_example

说明：完成一维小波变换一级分解。此文件包含小波变换的mallat算法，经测试完全正确。-Completed a one-dimensional wavelet transform decomposition. This file contains the mallat wavelet transform algorithm, the test is correct.
<羽凡> 在 2025-03-09 上传 | 大小：1.49mb | 下载：0

[VHDL编程] fj2j_example

说明：实现小波变换mallat算法2层分解，经测试完全正确。-Mallat implementation of wavelet transform decomposition algorithm for layer 2, the test is correct.
<羽凡> 在 2025-03-09 上传 | 大小：2.35mb | 下载：0

[VHDL编程] des

说明：VHDL实现的DES密码算法的完整的加解密。-DES
<duzhibo> 在 2025-03-09 上传 | 大小：7kb | 下载：0

[VHDL编程] 5

说明：VHDL语言的基础教程 对学习VHDL语言很有帮助的资料的 -VHDL, VHDL based tutorial to learn the language of information helpful
<赵香桂> 在 2025-03-09 上传 | 大小：245kb | 下载：0

[VHDL编程] versatile_fifo_latest.tar

说明：用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。-versatile_fifo
<陈亮> 在 2025-03-09 上传 | 大小：1.24mb | 下载：0