[VHDL编程] ModelSim_Help

说明：介绍Modelsim下对Xilinx公司FPGA进行后仿真的流程，推荐初学者下载学习-Introduced under Modelsim Xilinx FPGA for the company after the simulation process, recommended for beginners to learn to download
<中国> 在 2025-03-03 上传 | 大小：868kb | 下载：0

[VHDL编程] VHD_Veri_spi

说明：一个强大的符合SPI规范的VHDL/Verilog源码文件，传输模式和时钟相位均可以指定，采用同步时钟设计，可以工作在很高的频率下。支持主机及从机模式，强烈推荐使用！-A strong line with SPI standard VHDL/Verilog source files, transfer mode, and clock phase are to specify, using synchronous clock design
<中国> 在 2025-03-03 上传 | 大小：13kb | 下载：1

[VHDL编程] 85

说明： 逐次逼近的VHDL开平方算法,作者：QQ 64134703 ，电子毕业设计，欢迎咨询 -VHDL open square successive approximation algorithm, the authors: QQ 64134703, e-graduate design, please consult
<黄先生> 在 2025-03-03 上传 | 大小：176kb | 下载：0

[VHDL编程] 109

说明： VGA时序,作者：QQ 64134703 ，电子毕业设计，欢迎咨询 -VGA timing, of: QQ 64134703, e-graduate design, please consult
<黄先生> 在 2025-03-03 上传 | 大小：6kb | 下载：0

[VHDL编程] 110

说明： VGA显示原理与VGA时序实现,作者：QQ 64134703 ，电子毕业设计，欢迎咨询 -VGA display with the VGA timing theory realization of: QQ 64134703, e-graduate design, please consult
<黄先生> 在 2025-03-03 上传 | 大小：165kb | 下载：0

[VHDL编程] RS_Decoder

说明：RS的解调编码，已经运行过，正确无误，学习使用-RS demodulation code has been run over, correct, learning to use
<陈思寒> 在 2025-03-03 上传 | 大小：545kb | 下载：0

[VHDL编程] 180

说明： 基于FPGA的VGA时序彩条信号实现方法及其应用,作者：QQ 64134703 ，电子毕业设计，欢迎咨询-FPGA-based timing of color VGA signal realization and applications of: QQ 64134703, e-graduate design, please consult
<黄先生> 在 2025-03-03 上传 | 大小：131kb | 下载：0

[VHDL编程] car

说明：这是一个基于FPGA语言下的智能小车运行的文件，大家可以看看！-This is a language based on FPGA operating under the Intelligent Vehicle file, we can see!
<liuzhi> 在 2025-03-03 上传 | 大小：2.53mb | 下载：0

[VHDL编程] MECEditDocument

说明：一个很好的基于单片机频率计的程序，希望对用的着的朋友有所帮助-A good frequency meter based on SCM procedures, hope to use a friend' s help
<houhb> 在 2025-03-03 上传 | 大小：1kb | 下载：0

[VHDL编程] PRBS

说明：PRBS - Generator and Receiver
<qi> 在 2025-03-03 上传 | 大小：11kb | 下载：0

[VHDL编程] MuxDemux_E1_E3

说明：E3 -Mux / Demux - Multiplexer of 16 E1 Channels-E3 -Mux / Demux - Multiplexer of 16 E1 Channels
<qi> 在 2025-03-03 上传 | 大小：7kb | 下载：0

[VHDL编程] CrossClock

说明：This paper explores the fundamentals of signal synchronization and demonstrates circuits a designer can use to handle signals that cross clock domains!
<qi> 在 2025-03-03 上传 | 大小：466kb | 下载：0