[VHDL编程] modelsim_manual

说明：modelsim的使用教程 对于初次使用这块软件的人来说 这个教程非常有用-modelsim tutorial for first-time use piece of software, this tutorial is very useful for people
<张楠楠> 在 2025-03-01 上传 | 大小：1.03mb | 下载：0

[VHDL编程] noisII_led

说明：这是基于FPGA的SOPC嵌入式的CD光盘的一个实例。-this is a example for at SOPC of FPGA.It is a good example
<steef> 在 2025-03-01 上传 | 大小：943kb | 下载：0

[VHDL编程] noisII_2

说明：这是基于FPGA的SOPC嵌入式系统的第二个实例。很不错-This is the FPGA-based SOPC second instance of embedded systems. Very good
<steef> 在 2025-03-01 上传 | 大小：1021kb | 下载：0

[VHDL编程] noisII_3

说明：这是基于FPGA的SOPC嵌入式系统的第三个实例。很不错-FPGA-based SOPC is the third instance of the embedded system. Very good
<steef> 在 2025-03-01 上传 | 大小：1.29mb | 下载：0

[VHDL编程] noisII_4

说明：这是基于FPGA的SOPC嵌入式系统的第四个实例。很不错-FPGA-based SOPC is the fourth instance of embedded systems. Very good
<steef> 在 2025-03-01 上传 | 大小：947kb | 下载：0

[VHDL编程] noisII_5

说明：这是基于FPGA的SOPC嵌入式系统的第五个实例。很不错-FPGA-based SOPC is the fifth instance of embedded systems. Very good
<steef> 在 2025-03-01 上传 | 大小：1.08mb | 下载：0

[VHDL编程] Altera-FPGACPLD

说明：Altera FPGACPLD设计(基础篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (fundamental) supporting CD-ROM, the book provides a
<lyy> 在 2025-03-01 上传 | 大小：58.21mb | 下载：0

[VHDL编程] ptpress

说明：Altera FPGACPLD设计(高级篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (Advanced papers) supporting CD-ROM, the book provid
<lyy> 在 2025-03-01 上传 | 大小：52.88mb | 下载：0

[VHDL编程] MMC_SD_interface

说明：sd card interface in altera kit de2
<linh nguyen duy> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] SPconversion_CPLD_FPGA_VHDL

说明：基于状态机的8bit并串变换，使用VHDL语言，使用Xilinx ISE，程序特点是使用了状态机，通过分析可以学习如何使用状态机编程，并完成8bit并串变换的功能-8bit based on state machines and string transformation, using VHDL language, using the Xilinx ISE, process characterized by the use of the
<magict> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] asy_FIFO

说明：用Verilog实现FIFO的异步设计，里面有详细的代码和各个模块的代码，经过调试可以使用-asynchronous FIFO design
<fifo.v> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] Xilinx_DCM

说明：基于ise 10.0来实现Xilinx的时钟设计和管理-Xilinx dcm digital clock manager
<ise_dcm> 在 2025-03-01 上传 | 大小：8kb | 下载：0