资源列表

« 1 2 ... .13 .14 .15 .16 .17 1418.19 .20 .21 .22 .23 ... 4311 »

[VHDL编程pwmverilog

说明:pwm核verilog源码的相关资料,很好,很实用-pwm nuclear verilog source of relevant information, good, very practical
<李扬> 在 2025-03-01 上传 | 大小:2kb | 下载:0

[VHDL编程led

说明:此书是针对于初学者而写的一本教程,里面对 LED 的各方 面进行了详细的介绍,,让初学者能够在很短的时候了解 LED 相关各种参数指标,LED 驱动,LED 应用的注意事 项等等,此书已经帮助了很多初学者和销售员,对初学者 和销售员来说,是一本入门极好的秘籍。 -This book is written for beginners but a tutorial, which the various aspects of
<lizhe> 在 2025-03-01 上传 | 大小:1.26mb | 下载:0

[VHDL编程counter_program

说明:8位计数器程序,可预置的8位计数器程序的主要部分分析,内有程序详细注释-8-bit counter program, 8-bit counter can be preset for major part of the analysis, detailed comments within the program
<anitty> 在 2025-03-01 上传 | 大小:1kb | 下载:0

[VHDL编程FPGA_design

说明:Altera+FPGA/CPLD设计基础篇和高级篇.pdf,详细讲解FPGA的设计过程及应用-Altera+ FPGA/CPLD Design Basics and advanced articles. Pdf, explain in detail the design process and application of FPGA
<王光树> 在 2025-03-01 上传 | 大小:41.46mb | 下载:0

[VHDL编程keybord

说明:用Verilog语言实现4*4键盘扫描程序-using Verilog keyboard4*4
<zhengyongrui> 在 2025-03-01 上传 | 大小:1kb | 下载:0

[VHDL编程xianshi

说明:lcd1602驱动程序 verilog语言-lcd1602
<zhengyongrui> 在 2025-03-01 上传 | 大小:2kb | 下载:0

[VHDL编程dds

说明:DDS技术基于FPGA的应用 dds正弦波发生器 内含源文件~-DDS technology is based on the application of FPGA source files containing the sine wave generator dds ~
<鲁鲁修> 在 2025-03-01 上传 | 大小:12.63mb | 下载:0

[VHDL编程FPGA

说明: FPGA最小系统板设计 内容较详尽 给喜欢FPGA的朋友们一点帮助-Minimum System FPGA board design elements like a more detailed FPGA friends to a little help
<鲁鲁修> 在 2025-03-01 上传 | 大小:291kb | 下载:0

[VHDL编程leijiaqi

说明: 累加器 的VHDL语言源程序~-Accumulator accumulator VHDL language source ~
<鲁鲁修> 在 2025-03-01 上传 | 大小:227kb | 下载:0

[VHDL编程ledwater

说明:Spartan 3E开发板上实现的流水灯功能-Spartan 3E development board to achieve the water light function
<wangliang> 在 2025-03-01 上传 | 大小:448kb | 下载:0

[VHDL编程odd_division_wushihai

说明: 对于实现占空比为50 的N倍奇数分频,首先进行上升沿触发进行模N计数,计数到某一个值n时输出时钟进行翻转,然后再计数(N-1)/2次,再次进行翻转得到一个占空比非50 奇数n分频时钟。同理,同时进行下降沿触发的模N计数,等计数到n时,输出时钟进行翻转,同样再计数(N-1)/2次,输出时钟再次翻转生成占空比非50 的奇数n分频时钟。两个占空比非50 的n分频时钟进行相或运算,即得到占空比为50 的奇数N分频时钟。verilog HDL实
<世海> 在 2025-03-01 上传 | 大小:8kb | 下载:0

[VHDL编程LIP6111CORE_ide_dvd

说明:IDE DVD Verilog Code
<jc> 在 2025-03-01 上传 | 大小:4.1mb | 下载:0
« 1 2 ... .13 .14 .15 .16 .17 1418.19 .20 .21 .22 .23 ... 4311 »

源码中国 www.ymcn.org