[VHDL编程] RAM2x64C_1

说明：双口RAM用于数据存储和读取，在FFT处理器重，快速的读取和存储数据，可以提高处理器速度-Dual-port RAM for data storage and reading, in the FFT processor heavy, fast read and store data, can improve the processor speed
<姚兴波> 在 2025-03-01 上传 | 大小：2kb | 下载：0

[VHDL编程] NIOSIIbased_digitalClock

说明：SOPC的一个实例，已经经过验证，方便正在学习的人作为例程使用。-SOPC an instance has been proven to facilitate people who are learning to use as a routine.
<zhubeibei> 在 2025-03-01 上传 | 大小：415kb | 下载：0

[VHDL编程] Altera_knowledge

说明：FPGA设计指导，关于FPGA设计的一片很有意思的文档，很形象的介绍设计中的一些重点-FPGA design guidelines, on the FPGA design a very interesting document, it describes the image of the design of some of the key
<liangxiao> 在 2025-03-01 上传 | 大小：1.55mb | 下载：0

[VHDL编程] vga

说明：能够通过FPGA系统进行控制，由VGA接口在电脑显示器上显示横条，竖条和棋盘图形-FPGA systems through control of the computer monitor by the VGA interface to display bar, vertical bar and board graphics
<大机子> 在 2025-03-01 上传 | 大小：347kb | 下载：0

[VHDL编程] nios_uart

说明：nios做的串口通信实验，并且在de0的板子上实验成功。-nios uart
<刘宏> 在 2025-03-01 上传 | 大小：18.19mb | 下载：0

[VHDL编程] SPI

说明：design and implement a digital system on the Altera NIOS board which will read an analogue input using MicroChip’s SPI MCP3202 12-Bit A/D converter. The 8 most significant bits of the converted data will be displayed on
<weichenghao> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] xsoc-beta-093

说明：a processor source code and simple system-on-a-chip !
<yangxf> 在 2025-03-01 上传 | 大小：3.19mb | 下载：0

[VHDL编程] Gap_Finder

说明：To find the distance between two input 4 bits and output it in 2 bits
<chenghao wei> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] DX-PHY

说明：ddr phy design spec and example-ddr phy design spec and example!!
<yangxf> 在 2025-03-01 上传 | 大小：245kb | 下载：0

[VHDL编程] MIPS1CYCLE

说明：MIPS single-cycle processor design in verilog.Instruction memory to the design and initialise it with your assembly code-a. Load the data stored in the X and Y locations of the data memory into the X and Y registers. b
<chenghao wei> 在 2025-03-01 上传 | 大小：2kb | 下载：0

[VHDL编程] DE2_Default

说明：DE2开发板基本代码 DE2开发板基本代码 -basic
<鲁金屏> 在 2025-03-01 上传 | 大小：3.73mb | 下载：0

[VHDL编程] sevenlight

说明：自己编写的一些关于用verilog的七段数码管时钟显示-seven
<鲁金屏> 在 2025-03-01 上传 | 大小：815kb | 下载：0