[VHDL编程] AlteraSOPC-elc_timer

说明：本專題是Altera SOPC (system-on-programmable chip)系統的應用，藉著使用 Altera SOPC 系統的開發平台，來設計出一個簡單的電子鐘系統。此電子鐘可以 顯示時間(時、分、秒)，以及透過四個按鍵(暫停及調整、調時、調分、調秒)來 進行調整時間的動作。-This topic is Altera SOPC (system-on-programmable chip) System, by
<hikaru> 在 2025-02-26 上传 | 大小：2.39mb | 下载：0

[VHDL编程] stopwatch

说明：verilog 秒表程序 用quartus 编写-Verilog stopwatch ............................................................................................
<icer> 在 2025-02-26 上传 | 大小：421kb | 下载：0

[VHDL编程] avalon_pwm_module_v2.51_completed

说明：verilog语言cpld实现多路pwm模块-verilog language cpld multi Road pwm module
<王岩> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] mux6

说明：多路开关程序，verilog HDL编写，在FPGA里面实现，已经通过。-writing by verilog HDL program for FPGA application,complied successfully.
<LI> 在 2025-02-26 上传 | 大小：2kb | 下载：0

[VHDL编程] EPM240VHDLVERILOG

说明：大量的Verilog和vhdl源程序学习cpld好资料-Verilog and vhdl lot of good information source to learn cpld
<王岩> 在 2025-02-26 上传 | 大小：12.65mb | 下载：0

[VHDL编程] ddr_code

说明：基于FPGA的DDR SDRAM控制器的VHDL硬件描述语言-FPGA-based DDR SDRAM controller VHDL hardware descr iption language
<阳阳> 在 2025-02-26 上传 | 大小：11kb | 下载：0

[VHDL编程] FPGA

说明：基于FPGA 的射频热疗系统的设计，用硬件描述语言VHDL 语言，来解决一些实际工程中遇到的问题。-FPGA-based design of RF hyperthermia system, using hardware descr iption language VHDL, to solve some practical engineering problems.
<盈盈> 在 2025-02-26 上传 | 大小：265kb | 下载：0

[VHDL编程] fcfs

说明：First come First serve Algorithm
<asdfgh> 在 2025-02-26 上传 | 大小：1kb | 下载：0

[VHDL编程] ALUC

说明：用verilog语言中xilinx平台上实现single ALU,包括alu的基本MIPS指令运算,ALU control的实现-Xilinx verilog languages with the platform to achieve single ALU, including the basic MIPS instructions alu operations, ALU control implementation
<何进> 在 2025-02-26 上传 | 大小：1.97mb | 下载：1

[VHDL编程] Dabija

说明：my program is in fact a keyboard linked to spartan III fpga...when u presed a button it will be showed on the bcd of the fpga
<dab> 在 2025-02-26 上传 | 大小：1.84mb | 下载：0

[VHDL编程] e212a_laboratoare_xilinx

说明：there are some labs made by me .you will find her: a counter,a codificator,decodificator,and some others
<dab> 在 2025-02-26 上传 | 大小：1.95mb | 下载：0

[VHDL编程] bit4_mul

说明：vhdl写的程序，并行4位乘法器 加快流据传递，提高算法效率-bit4_mul
<kueuey> 在 2025-02-26 上传 | 大小：176kb | 下载：0