[VHDL编程] GPIO_UART_DIPSWITCH_LED

说明：GPIO_UART_DIPSWITCH_LED 使用Xilinx EDK做出DIPSWITCH控制LED-GPIO_UART_DIPSWITCH_LED make DIPSWITCH control using the Xilinx EDK LED
<邪惡貓大人> 在 2025-02-25 上传 | 大小：2.65mb | 下载：0

[VHDL编程] songer

说明：vhdl实现乐曲演奏,乐曲可以自行替换,led显示音调.-vhdl achieve music performances, music can replace on their own, led display tone.
<周鹏> 在 2025-02-25 上传 | 大小：517kb | 下载：0

[VHDL编程] chengfa

说明：采用改进的乘法算法，可进行有符号5位乘法运算，只需更改几个数字便可轻松扩展成更多位数乘法运算程序。-The improved multiplication algorithm, can be a sign five multiplication, just change a few numbers can be easily extended to more digits multiplication process.
<UNIQUE> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] zhuan2_10

说明：用于FPGA/CPLD开发的2进制转换成BCD码的程序。-For FPGA/CPLD development of two binary into BCD code procedures.
<UNIQUE> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] fenpin

说明：此程序为对外部时钟进行500000分频，采用VHDL语言编写。-This program is on the external clock frequency 500000, using VHDL language.
<UNIQUE> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] xianshi_hs

说明：用调用函数的方式编写的共阳数码管16进制显示的程序。可方便扩展显示位数。-Call the function with the way Yang prepared a total of 16 hexadecimal display of digital control procedures. Can be easily extended display digits.
<UNIQUE> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] PL_auto1

说明：自动售饮料控制器 (1) 该系统能完成货物信息存储、进程控制、硬币纸币处理、余额计算和显示等功能； (2) 该系统可以销售20种货物，每种的数量和单价在初始化时输入，在存储器中存储。用户可以用1元和5角的硬币以及20元、10元、5元、1元纸币进行购物，按键进行选择。 (3) 系统根据用户输入的货币，判断钱币是否够，钱币足够则根据顾客的要求自动售货，钱币不够则给出提示并退出。 (4) 系统自动计算出应找钱币余额和库存数量并
<吴刚> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] sasc_latest.tar

说明：rs232 verilog port from opencores.org
<vonbk> 在 2025-02-25 上传 | 大小：5kb | 下载：0

[VHDL编程] ASSIGNMENT_1

说明：its an assignment given to us on 2 way traffic controller
<kamrul_jan17> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] ep1c629_dds

说明：直接数字式频率合成器dds源代码加测试代码-Direct Digital Frequency Synthesizer dds source code plus test code
<scl> 在 2025-02-25 上传 | 大小：95kb | 下载：0

[VHDL编程] COUNT

说明：设计一个最大分频为225的分频器，将50MHz时钟作为输入。分频器可以通过计数器来实现，通过一个25位的计数器，然后在最后一位输出，则产生了一个最大分频为225的分频器。-Design a maximum frequency divider 225, the 50MHz clock as input. Divider can be achieved through the counter, through a 25-bit counte
<tosh> 在 2025-02-25 上传 | 大小：2kb | 下载：0

[VHDL编程] lsh

说明：基于Verilog的状态机的流程图及源代码-Verilog state machine based on the flow chart and code
<lsh> 在 2025-02-25 上传 | 大小：23kb | 下载：0