[VHDL编程] uart0vhdl

说明：vhdl实现fpga和PC机的简单通信(发送),-vhdl achieve fpga and PC simple communication (transmission),
<刘音> 在 2025-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] zuosr8

说明：Picasa 是Google提供的一个 Windows 应用程序；用户可以借助于该程序，在数秒钟内找到自己计算机上的图片，加以编辑并进行欣赏。-Picasa is the Google of a Windows application; Users can aid the process, in just a few seconds to find their own pictures on the computer, edit the
<孙潇> 在 2025-01-08 上传 | 大小：3kb | 下载：0

[VHDL编程] jianpanshuru

说明： 基于vhdl的键盘输入,学校的作业，已经过验证，可用-based on the keyboard input, the school operations, which have been verified available
<ly> 在 2025-01-08 上传 | 大小：62kb | 下载：0

[VHDL编程] multi8x8

说明：节约资源型 8位*8位 运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证-resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test
<曾庆立> 在 2025-01-08 上传 | 大小：2kb | 下载：0

[VHDL编程] pingpongjiegou

说明：VHDL编译,本程序是从USB GPIF口SRAM传输数据,且形成乒乓结构传输-VHDL compiler, the procedure is GPIF USB port SRAM transmission of data, Structure formation and transmission Table Tennis
<nicai> 在 2025-01-08 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdlxuexi

说明：VHDL学习的好资料,有多达一百人例子,需要的可以-VHDL learning good information, as many as 100 people example, the need to look at
<nicai> 在 2025-01-08 上传 | 大小：318kb | 下载：0

[VHDL编程] pci_verilog

说明：一个pci接口的硬件描述语言的实现源代码,用verilog语言实现-a pci interface hardware descr iption language source code to achieve with verilog language
<大为> 在 2025-01-08 上传 | 大小：418kb | 下载：1

[VHDL编程] riscpu

说明：一个32位微处理器的verilog实现源代脉,采用5级流水线和cache技术.-a 32 Microprocessor verilog achieve pulse generation sources, used five lines and cache technology.
<大为> 在 2025-01-08 上传 | 大小：149kb | 下载：1

[VHDL编程] carslight

说明： 输入信号：左转弯传感器LH，右转弯传感器RH和紧急制动或慢行传感器JMH，另外，汽车尾灯主要是给后面行使汽车的司机注意。为了使尾灯的光信号更明显，采用亮灭交替的闪烁信号，其闪烁周期为2秒，即尾灯亮1秒，灭1秒，再亮1秒…。在图9-21中设置了一个1秒时钟的输入信号CP。 输出信号：输出共设两个，左面一个尾灯，右面一个尾灯，既左转弯时指示灯LD和右转弯时指示灯RD。-input signal : LH sensor mad
<li > 在 2025-01-08 上传 | 大小：2kb | 下载：0

[VHDL编程] sdh

说明：帧同步检测源码，包括同步跟踪模块，fifo,分频模块，还有系统的测试平台-fr a me synchronization source detection, including synchronous tracking module, fifo, frequency module, and system test platform
<liu> 在 2025-01-08 上传 | 大小：6kb | 下载：0

[VHDL编程] fpu

说明：利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助-use FPGA floating-point operations verilog code hope to be able to do this to the need for research in the Tongren help
<jake> 在 2025-01-08 上传 | 大小：127kb | 下载：0

[VHDL编程] adder_ahead8bit

说明：本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.-using verilog HDL achieve the eight-ahead adder, fully demonstrates the CLA for ordinary Adder and the distinction between.
<剑指眉梢> 在 2025-01-08 上传 | 大小：10kb | 下载：0