[VHDL编程] timer

说明：外设timer设计：16bit定时器、ETU计数器、具有3种可配置中断请求输出、内部寄存器的读写编程。-Peripheral timer design: 16bit timer, ETU counter, with 3 configurable interrupt request output, the internal register read and write programming.
<gab> 在 2025-02-24 上传 | 大小：5kb | 下载：0

[VHDL编程] auart_send

说明：usb command 静态存储器源程序-usb command
<liuzhijun> 在 2025-02-24 上传 | 大小：1kb | 下载：0

[VHDL编程] my_walkled_v3

说明：自动跑马灯 开发板采用stratix4系列开发板 可以使用开关控制跑马灯方向-LED WALKING
<Gin> 在 2025-02-24 上传 | 大小：4.63mb | 下载：0

[VHDL编程] c3

说明：VerilogHDL编写的8位加法器实现-bgfhgfhjgjhgj
<刘成> 在 2025-02-24 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGAExamples

说明：列举了一些FPGA的常用实例，有助于加深对FPGA的了解-gfdhgfhgfdgvfhgfhgjngh
<刘成> 在 2025-02-24 上传 | 大小：51kb | 下载：0

[VHDL编程] HDB3

说明：用Verilog HDL语言进行HDB3编码，并通过Quartus Ⅱ仿真验证-With the Verilog HDL language HDB3 coding, and simulation by Quartus Ⅱ
<jabeile> 在 2025-02-24 上传 | 大小：1.3mb | 下载：0

[VHDL编程] HDB3_decode

说明：用Verilog HDL语言进行HDB3译码，并通过Quartus Ⅱ仿真验证-With the Verilog HDL language HDB3 decoding, and simulation by Quartus Ⅱ
<jabeile> 在 2025-02-24 上传 | 大小：1.31mb | 下载：0

[VHDL编程] p_s

说明：用Verilog HDL语言进行串并转换，并通过Quartus Ⅱ 功能仿真验证-Series with the Verilog HDL language and converted, and through functional simulation Quartus Ⅱ
<jabeile> 在 2025-02-24 上传 | 大小：228kb | 下载：0

[VHDL编程] s_p

说明：用Verilog HDL语言进行并串转换，并通过Quartus Ⅱ 功能仿真验证-With the Verilog HDL language and string conversion functions through simulation Quartus Ⅱ
<jabeile> 在 2025-02-24 上传 | 大小：226kb | 下载：0

[VHDL编程] kbmjsq

说明：用Verilog HDL语言实现可变模计数器的功能，并通过Quartus Ⅱ 功能仿真验证-Variable with the Verilog HDL language to counter the function module and function through simulation Quartus Ⅱ
<jabeile> 在 2025-02-24 上传 | 大小：1.27mb | 下载：0

[VHDL编程] zmstz

说明：用Verilog HDL语言实现正码速调整的功能，并通过Quartus Ⅱ 功能仿真验证-Verilog HDL language used is code rate adjustment function, and functional simulation by Quartus Ⅱ
<jabeile> 在 2025-02-24 上传 | 大小：2.27mb | 下载：0

[VHDL编程] asyncRst

说明：异步复位的同步化处理，对于asic设计尤为重要-Asynchronous reset the synchronization processing is particularly important for asic design
<nate> 在 2025-02-24 上传 | 大小：148kb | 下载：0