[VHDL编程] led8_595

说明：使用74595进行8段数码管控制，实现数据显示-Use 74595 for 8 digital control to achieve data
<zhangxinye> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] KeyDisplayUnit

说明：vhdl实现按键功能，包括消除按键抖动、长时间按键、按键识别等功能。-vhdl achieve key functions, including the elimination of key jitter, long key, key identification features.
<覃灵> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] add

说明：常用加法器代码，分三种计算方法，可供参考-Common adder code, sub-three calculation methods are available for reference
<zxl> 在 2025-02-22 上传 | 大小：2kb | 下载：0

[VHDL编程] jishuqi

说明：计数器，十进制计数器，完成计数的功能，满10进1-Counter, the decimal counter, the completion of counting functions, into a full 10
<逸远> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] altpllpll

说明：用VHDL语言编写的锁相环源代码，可用于配置FPGA，在FPGA中实现ＰＬＬ功能。-VHDL language with PLL source code, can be used to configure the FPGA, PLL function is implemented in the FPGA.
<王羽翾> 在 2025-02-22 上传 | 大小：3kb | 下载：0

[VHDL编程] sdram

说明：用verilog语言编程实现的SDRAM模块，可用于配置在FPGA中-Verilog language programming with the SDRAM module, can be used to configure the FPGA,
<王羽翾> 在 2025-02-22 上传 | 大小：4kb | 下载：0

[VHDL编程] DATA

说明：８位输出端口模块，可用于配置在FPGA中，verilog语言编程实现-8-bit output port modules can be used to configure the FPGA in, verilog language programming
<王羽翾> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] ALU

说明：算术逻辑部件的verilog代码，它能够实现半加器、全加器、比较、按位与、按位或、按位异或、加一、减一的操作-Arithmetic logic unit of the verilog code, it can achieve half adder, full adder, compare, bitwise and, bitwise or, bitwise xor, plus one, minus one operation
<*飞> 在 2025-02-22 上传 | 大小：166kb | 下载：0

[VHDL编程] FPGACPLD_MSKmod_demod

说明：FPGACPLD的MSK调制解调的工程应用,要下的赶快-FPGACPLD the MSK modulation and demodulation of engineering applications, it is necessary to quickly Ha ha ha
<yang> 在 2025-02-22 上传 | 大小：344kb | 下载：0

[VHDL编程] vhdl_pgms

说明：Program for Counter, mealy machine, moore machine, ones counter, seven segment with zero blanking and shift register in VHDL.
<Sivraj P> 在 2025-02-22 上传 | 大小：3kb | 下载：1

[VHDL编程] kj

说明：FPGA环境下学习用verilog hdc编程，可快速入门 的ppt-FPGA environment for learning programming with verilog hdc, fast entry of ppt
<RUI> 在 2025-02-22 上传 | 大小：10.32mb | 下载：0

[VHDL编程] zyg

说明：用VHDL控制液晶显示。下面就发一个去年参加CPLD竞赛时编写的一个显示模块。当然，不具通用性，但其中的总控制台方法是原创的，我认为很好用。有空我会梳理出一个通用的流程图，以便广大网友交流学习。
<张云贵> 在 2025-02-22 上传 | 大小：2kb | 下载：0