[VHDL编程] IEEE_standar

说明：IEEE标准VHDL的一些规范说明，介绍如何利用VHDL进行设计-IEEE standard VHDL some of the standard descr iption of how to use VHDL to design
<wait> 在 2025-02-22 上传 | 大小：2.94mb | 下载：0

[VHDL编程] PS2

说明：用verilog做的PS2键盘接口程序，对verilog学习有很大帮助-Verilog to do with the PS2 keyboard interface program, very helpful on learning verilog
<wait> 在 2025-02-22 上传 | 大小：1017kb | 下载：0

[VHDL编程] fpga_design

说明：FPGA的低功耗设计技巧，很实用的文件，对于低功耗设计有很好的帮助-Low-power FPGA design skills, very practical document, for low-power design has a very good help
<wait> 在 2025-02-22 上传 | 大小：148kb | 下载：0

[VHDL编程] fpga_high

说明：FPGA的提高教学，介绍了ALTERA和XILINX的FPGA的详细应用-FPGA to improve teaching, describes the FPGA ALTERA and XILINX detailed application
<wait> 在 2025-02-22 上传 | 大小：718kb | 下载：0

[VHDL编程] uart

说明：it contains pdf file which has vhdl program of uart (universal asynchoronus receiver and transmitter). which very simple and easy to understand
<Amit> 在 2025-02-22 上传 | 大小：45kb | 下载：0

[VHDL编程] Beverage_machine_controller

说明：VHDL语言实现饮料机的控制，其中顶层电路模块中包含两种饮料控制电路，控制电路以递减计数器为基础。-VHDL language beverage machine control, including top-level circuit module includes two beverage control circuit, control circuit to decrease the counter basis.
<sdfsd> 在 2025-02-22 上传 | 大小：1kb | 下载：0

[VHDL编程] hdb3_codedecode

说明：用VERILOG实现的，hdb3编码器和解码器，经过前仿真和后仿真成功-Achieved with the VERILOG, hdb3 encoder and decoder, after a successful pre-simulation and post simulation
<Along> 在 2025-02-22 上传 | 大小：425kb | 下载：0

[VHDL编程] askcodec

说明：verilog实现ask编码器，仿真通过-ask encoder verilog implementation, simulation by
<Along> 在 2025-02-22 上传 | 大小：247kb | 下载：0

[VHDL编程] 85375524AGC

说明：Matlab agc 实现 用verilog 编写的的 供参考 AGC 电路增益-Matlab agc prepared to achieve the supply with verilog reference AGC circuit gain
<施祥同> 在 2025-02-22 上传 | 大小：5kb | 下载：0

[VHDL编程] uart_read_send

说明：uart自收发的vhdl实现,包括quartus工程文件及modelsim仿真工程文件(调试通过)-uart vhdl from the transceiver to achieve, including the quartus project file and modelsim simulation project file (debugged)
<binbin> 在 2025-02-22 上传 | 大小：408kb | 下载：0

[VHDL编程] LCD_DISPLAY

说明：lcd显示的VHDL实验,包括quartus工程文件及modelsim仿真文件-lcd display VHDL experiments, including the quartus project file and modelsim simulation file
<binbin> 在 2025-02-22 上传 | 大小：414kb | 下载：0

[VHDL编程] SRAM_Write_read

说明：SRAM读写的VHDL实验,通过对写入的数据与读出的数据进行比较,判断读写SRAM是否成功-SRAM read and write VHDL experiments on written data and read data to compare, to judge the success of SRAM read and write
<binbin> 在 2025-02-22 上传 | 大小：459kb | 下载：0