[VHDL编程] sanrenbiaojuevhdl

说明：用VHDL实现三人表决权，适用于电子技术-VHDL implementation with three voting for Electronic Technology
<siala> 在 2025-02-08 上传 | 大小：7kb | 下载：0

[VHDL编程] FPGA_Clk

说明：基于Cyclone EP1C6240C8 FPGA的时钟产生模块。主要用于为FPGA系统其他模块产生时钟信号。采用verilog编写。 使用计时器的方式产生时钟波形。 提供对于FPGA时钟的偶数分频、奇数分频、始终脉冲宽度等功能。-Based on Cyclone EP1C6240C8 FPGA' s clock generator module. Is mainly used for the FPGA system cl
<icemoon1987> 在 2025-02-08 上传 | 大小：1.4mb | 下载：0

[VHDL编程] FPGA_AD

说明：基于 Cyclone EP1C6240C8 FPGA的ADS2807接口程序，主要用来使用FPGA控制ADS2807的采集。 采用FPGA来模拟ADS2807的时序来实现控制功能。 提供采样频率控制、AD通道转换、采样数据缓存等功能。-Cyclone EP1C6240C8 FPGA-based interface program of the ADS2807, ADS2807 is mainly used to control
<icemoon1987> 在 2025-02-08 上传 | 大小：241kb | 下载：0

[VHDL编程] FPGA_ADDA

说明：基于 Cyclone EP1C6240C8的ADS2807，DAC2902 测试程序。主要用来使用FPGA控制ADC采集和DAC的输出，从而达到高频率信号处理的功能。首先从ADC2807采集数据，然后送给DAC2902输出。 采用FPGA口线模拟ADC2807和DAC2902的时序来实现。 提供ADC采样频率控制、DAC输出频率控制、输出波形控制、ADC通道转换、DAC通道转换等功能。-Based on Cyclone EP1C
<icemoon1987> 在 2025-02-08 上传 | 大小：1.93mb | 下载：0

[VHDL编程] FPGA_DDS

说明：基于Cyclone EP1C6240C8 的AD9854 DDS的接口程序，使用FPGA来控制DDS信号的产生，从而达到高频信号产生的目的。 通过FPGA口线模拟AD9854的控制时序。 提供DDS信号波形变换、DDS频率调整、DDS内部比较器使用等功能。-Cyclone EP1C6240C8 of the AD9854 DDS-based interface program, use the FPGA to control t
<icemoon1987> 在 2025-02-08 上传 | 大小：1.74mb | 下载：0

[VHDL编程] lcd_palace

说明：lcd 显示 welcome it s for lcd 。show welcome it s used vhdl language。c++ also，if you cannot understand please inform me。it s important when you use it。-it s for lcd 。show welcome it s used vhdl language。c++ also，if you ca
<徐伟> 在 2025-02-08 上传 | 大小：381kb | 下载：0

[VHDL编程] fpu_v19

说明：Floating Point Multiplier in VHDL
<shanmuga raja> 在 2025-02-08 上传 | 大小：335kb | 下载：0

[VHDL编程] jiaotongdeng)

说明：交通灯 VHDL源码 功能实现 外网摘写-VHDL source function realization of traffic lights outside the network Zhai write
<刘宇澍> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：（1）用VHDL语言编写程序，在EDA实验板上实现 （2）能正常计时。显示模式分为两种，即24小时制和12小时制。其中12小时制须显示上，下午（用指示灯显示）。时，分，秒都要显示。 （3）. 手动校准电路。用一个功能选择按钮选择较时，分功能，用另一个按钮调校对应的时和分的数值。 用VHDL语言编写程序，在EDA实验板上实现 （4） 整点报时。 （5）. 闹钟功能。 （6）．秒表功能。-(1) using VHDL
<malon> 在 2025-02-08 上传 | 大小：4kb | 下载：1

[VHDL编程] synchronousSerialDataTransfer

说明：周立功教科书上的同步串行传输verilog.hdl程序源码及工程文件，是用quartus ||综合过的了-synchronous serial data transfer
<朱红> 在 2025-02-08 上传 | 大小：159kb | 下载：0

[VHDL编程] rs232

说明：异步串行传输的verilog hdl 功能文件以及测试文件-The verilog hdl source and the testbench of asynchronous serial transmission
<朱红> 在 2025-02-08 上传 | 大小：10kb | 下载：0

[VHDL编程] ARM_Core

说明：arm vhdl 源代码，解压后多个文件，经过验证-arm vhdl source code, extract multiple files after the
<李锐> 在 2025-02-08 上传 | 大小：66kb | 下载：0