[VHDL编程] 18example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序18章-XIA Yu-Wen teacher' s verilog digital system design tutorial books, all of the source code Example Chapter 18
<zhao> 在 2025-02-08 上传 | 大小：21kb | 下载：0

[VHDL编程] 15example

说明：夏宇闻老师的verilog数字系统设计教程书上的所有例题的源程序15章-XIA Yu-Wen teachers verilog digital system design tutorial books, all of the source code Example Chapter 15
<zhao> 在 2025-02-08 上传 | 大小：11kb | 下载：0

[VHDL编程] Alarm_Cloc188508552005

说明：vhdl files for alarm digital clock
<manal> 在 2025-02-08 上传 | 大小：260kb | 下载：0

[VHDL编程] VHDL-Cookbook

说明：a vhdl book it is so nice and usefu-a vhdl book it is so nice and usefull
<manal> 在 2025-02-08 上传 | 大小：232kb | 下载：0

[VHDL编程] AutoWashing

说明：基于verilog-hdl的洗衣机自动控制电路，经下载仿真测试通过 附带时钟分频器-Verilog-hdl-based automatic control circuit of the washing machine, after download the simulation test
<潘萌> 在 2025-02-08 上传 | 大小：610kb | 下载：0

[VHDL编程] cardTEL

说明：基于verilog-hdl的卡式电话电路，编译环境quartusII72，经下载仿真通过。-Verilog-hdl cassette based on telephone circuits, build environment quartusII72, has been downloaded by simulation.
<潘萌> 在 2025-02-08 上传 | 大小：1.29mb | 下载：0

[VHDL编程] watch

说明：基于verilog-HDL的电子秒表电路，采用quartusII72编译仿真，经下载测试通过。-Verilog-HDL-based electronic stopwatch circuit simulation using quartusII72 compiled by downloading the test.
<潘萌> 在 2025-02-08 上传 | 大小：379kb | 下载：0

[VHDL编程] yufafenxiqi

说明：该程序能求出任意给定的文法的所有非终极符和终极符的first集，所有非终极符的follow集，所有语句的select集，能求出能导空的非终极符集合。给定任意字符串该程序能判定出是否能接受。由于空符号不好输入，在程序中用到空符号全部用@表示。-The program can calculate any given grammar of all non-ultimate breaks and the ultimate symbol of t
<徐禄> 在 2025-02-08 上传 | 大小：5kb | 下载：0

[VHDL编程] exchange

说明：实现三层电梯控制，有楼层记忆功能，有故障处理形式。total文件下是具体的实现形式-Elevator control to achieve the three-tier
<左> 在 2025-02-08 上传 | 大小：395kb | 下载：0

[VHDL编程] uart16550_latest[1].tar

说明：开源UART IP核16550，该IP核兼容16550 UART，具有Modem功能，完全可编程的串行接口具有可设置的字符长度、奇偶校验、停止位以及波特率生成器。-Open-source UART IP core 16550, the IP core is compatible with 16550 UART, with Modem function, fully programmable serial interface can be
<lisa1027> 在 2025-02-08 上传 | 大小：1.49mb | 下载：0

[VHDL编程] fir_filter

说明：使用Verilog编程实现的分布式FIR滤波器源码，经过调试能够完成功能-Distributed programming using the Verilog source code FIR filters, after a debugging feature to complete
<lisa1027> 在 2025-02-08 上传 | 大小：14kb | 下载：0

[VHDL编程] eda

说明：交通灯控制 VHDL-Traffic Light Control VHDL
<zw> 在 2025-02-08 上传 | 大小：208kb | 下载：0