[Windows CE] PPC50_Sendmail

说明：在Windows Mobile 5.0 Pocket PC下，实现ppc2005发送邮件-the Windows Mobile Pocket PC 5.0, send an email to achieve ppc2005
<> 在 2025-02-06 上传 | 大小：1.1mb | 下载：0

[Windows CE] PPC50_Memwatcher

说明：在Windows Mobile 5.0 Pocket PC下，实现PPC2005的动态屏保-the Windows Mobile Pocket PC 5.0, realizing the dynamic screensaver PPC2005
<> 在 2025-02-06 上传 | 大小：1.02mb | 下载：0

[DSP编程] DSP_fdct

说明：DSP实现FDCT算法，直接解压就可一在DSP上运行。-diagram DSP algorithm can be directly extracted a run on the DSP.
<贺鹏鹏> 在 2025-02-06 上传 | 大小：13kb | 下载：0

[Windows CE] WinCE.NETSamples

说明：《WinCE.NET嵌入式工业用控制器及自动控制系统设计》的源代码-"WinCE embedded controllers and industrial control system design," the source
<> 在 2025-02-06 上传 | 大小：9.52mb | 下载：0

[单片机(51,AVR,MSP430等)] zbw5

说明： 单片机应用系统 抗干扰技术-Application System jamming technology
<李成立> 在 2025-02-06 上传 | 大小：9.08mb | 下载：0

[VHDL编程] Booth_Multiplier

说明：布斯乘法器的VHDL程序,下載後直接解壓縮複製貼上到你的EDATOOL就可以.-Booth multiplier VHDL procedures downloaded directly extract copy affixed to the EDATOOL you can.
<韓堇> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[微处理器(ARM/PowerPC等)] at91rm9200_boot

说明：AT91RM9200的BSP 主要包括SDRAM、EEPROM,NAND FLASH,NOR FLASH的初始化-AT91RM9200 the BSP including SDRAM, EEPROM, FLASH NAND, NOR FLASH initialization.
<向松> 在 2025-02-06 上传 | 大小：241kb | 下载：0

[VHDL编程] frame_sync

说明：帧同步模块的Veriolog源码。 在ModelSim下的一个工程。有测试文件。-fr a me synchronization module Veriolog source. The ModelSim of a project. A test document.
<刘仪> 在 2025-02-06 上传 | 大小：24kb | 下载：1

[VHDL编程] hamin0132

说明：汉明码的编结码模块，用verilog写成，为Modelsim下的一个工程。-series guitar code modules, using Verilog languages, as Modelsim of a project.
<刘仪> 在 2025-02-06 上传 | 大小：31kb | 下载：0

[VHDL编程] QPSK2154

说明：QPSK的VERLOG源码，在MODELSIM下的一个工程，有测试向量。-QPSK VERLOG source of the MODELSIM of a project, test vector.
<刘仪> 在 2025-02-06 上传 | 大小：23kb | 下载：1

[VHDL编程] dll11254

说明：数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件-digital phase-locked loop DPLL VERLOG code MODELSIM under the projects, a test document
<刘仪> 在 2025-02-06 上传 | 大小：19kb | 下载：0

[VHDL编程] crc3321

说明：CRC循环校验码的VERILOG源文件，在MODELSIM下的一个工程。-Cyclic Check Code VERILOG source, the MODELSIM of a project.
<刘仪> 在 2025-02-06 上传 | 大小：26kb | 下载：0