[VHDL编程] Quartus2_VerilogRoutine

说明： 该文档是基于QUARTUS2_6.0的Verilog试验例程，其中附有工程源码，对于初学者是最好的例程！它是本人花费一年多自学后写的例程，以便初学者入门，里面附有很多图解，很详细！-The document is based on the Verilog test QUARTUS2_6.0 routines, including an engineering source code, for beginners is the best
<王斌> 在 2025-03-06 上传 | 大小：3.85mb | 下载：0

[单片机(51,AVR,MSP430等)] FreqencyTreatise

说明： 该文档是我大学的毕业设计，一个频率计的设计实例，原创，里面还有实物的图片！其中用到单片机和FPGA相结合的方案！-The document that I graduated from the University of Design, a design example of frequency, originality, there is also kind of picture! Which used a combination o
<王斌> 在 2025-03-06 上传 | 大小：1.15mb | 下载：0

[单片机(51,AVR,MSP430等)] 4X4KeyBoard(2)

说明：4x4 键盘proteus第二种方案,汇编编程,51序列.-4x4 keyboard Proteus second option, the compilation of programming, 51 sequence.
<fwd> 在 2025-03-06 上传 | 大小：25kb | 下载：0

[单片机(51,AVR,MSP430等)] ARM_3310

说明： 该程序是液晶3310的源码程序，环境为KEIL3,LPC2132！里面有管教接法注释！-LCD 3310 that the procedure was the source program, the environment for KEIL3, LPC2132! There are discipline Notes Connection!
<王斌> 在 2025-03-06 上传 | 大小：73kb | 下载：0

[VHDL编程] zhongbiao

说明：VHDL的数字电子钟程序，供初学者参考哦！-VHDL digital electronic clock procedures, for beginners reference Oh!
<yz> 在 2025-03-06 上传 | 大小：551kb | 下载：0

[单片机(51,AVR,MSP430等)] AHD80X

说明：细分驱动器资料，用于高精度步进电机控制。 -Subdivision drive information for high-precision stepper motor control.
<yz> 在 2025-03-06 上传 | 大小：553kb | 下载：0

[单片机(51,AVR,MSP430等)] bjdjcon

说明：步进电机控制的C程序，基于KeilC51的。很不错。-Stepper motor control of C procedures, based on the KeilC51. Is pretty good.
<ne> 在 2025-03-06 上传 | 大小：81kb | 下载：0

[嵌入式/单片机编程] HZ_SLP

说明：SLP矢量汉字显示应用程序 华光系统矢量汉字字库( SLP文件)汉字的显示，在不需汉字系统支持的纯西文图形软件上．可以进行汉字的显示、无缀缩放、长体及扁体显示等操作。用Borland C编写的源程序，显示实例。-SLP vector Chinese characters display system applications Huaguang vector Chinese characters (SLP files) of Chin
<夏川> 在 2025-03-06 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC_16bit

说明：VERILOG 16-bit Analogue-Digital Converter-VERILOG16-bit Analogue-Digital Converter
<likui> 在 2025-03-06 上传 | 大小：1kb | 下载：0

[VHDL编程] FIFO_2

说明：VERILOG Synchronous FIFO. 4 x 16 bit words.-VERILOGSynchronous FIFO. 4 x 16 bit words.
<likui> 在 2025-03-06 上传 | 大小：2kb | 下载：0

[VHDL编程] RISC8.ZIP

说明：verilog RISC8 cpu CORE 8位RISC CPU 内核源码（VERILOG 版）-verilogRISC8 cpu CORE8-bit RISC CPU core source (VERILOG version)
<likui> 在 2025-03-06 上传 | 大小：79kb | 下载：0

[VHDL编程] SYNTHPIC.ZIP

说明：The Synthetic PIC Verion 1.1 This a VHDL synthesizable model of a simple PIC 16C5x microcontroller. It is not, and is not intended as, a high fidelity circuit simulation. This package includes the follow
<likui> 在 2025-03-06 上传 | 大小：47kb | 下载：0