[其他嵌入式/单片机内容] ht1622driveLCD

说明：用2个ht1622驱动LCD，可以直接用的测试程序。-Use two ht1622 drive LCD, can directly use the test program.thank you
<吴勇> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[硬件设计] xiaoche

说明：电机驱动程序，基于L298N的电机驱动Python编程-The motor driver, driven by L298N, drives the Python programming
<李宁> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] heart-rate-from-finger

说明：心率检测源码, 可以实时获得心跳速率。-heart rate finger，heart rate finger
<aaa> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] johnson

说明：流水灯程序，可以满足JTAG和AS两种配置方式，已验证-Water light program, you can meet the JTAG and AS two configurations, has been verified
<Mc kang> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] sketch_jul15a

说明：卡尔曼滤波，通过算法过滤干扰信号，预测准确数据。-kalman filter,filt interfear.
<aaa> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] seg7

说明：数码管实验，包括段选位选，通过了FPGA开发板验证。-Digital tube experiments, including the election of the selected segment, through the FPGA development board validation.
<Mc kang> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] lamp

说明：让P1.7先发出一个清0信号到74LS164的pin9，然后将数据写入SBUF，单片机即可自动启动数据发送。-SCM can automatically start data transmission
<王浩> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] lesson9

说明：STC最新系统板 LCD1602液晶时间显示（可调）按键S4选择需要调整的时间项，按下S3值增加，按下S2值减少 -STC latest system board LCD1602 LCD time display (adjustable) button S4 to the need to adjust the time item, press the S3 value increases, press the S2 value to
<mucao> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] LCD-screen-read-data-

说明：基于51单片机和12864液晶显示屏读取显示的数据并显示读出的数据-Based on 51 MCU and LCD screen to display the data read and display the data read out of the
<夕> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] AD-test

说明：基于51单片机实现数字量和模拟量的转换并驱动数码管显示转换值-Based on 51 single-chip digital and analog conversion and drive digital display conversion value
<夕> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] AD-test2

说明：基于51单片机实现数字量和模拟量的转换并驱动数码管显示转换值，修正AD test部分代码-Based on 51 single-chip digital and analog conversion and drive the digital display conversion value, modify the AD test part of the code
<夕> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] [verilog]dcfifo_256x32

说明：Dual-Clock FIFO, Depth: 256 Width: 32 USEDW: Y FULLL:Y EMPTY:Y-This is self-defined Dual-Clock FIFO, using logic lut resources.
<ylwang> 在 2025-04-24 上传 | 大小：1kb | 下载：0