[单片机(51,AVR,MSP430等)] I2C

说明：软件模拟IIC驱动程序，秩序修改i2c.h头文件IO管脚定义即可使用。-The driver program of IIC simulation software, in order to modify the i2c.h header file IO pin definition can be used.
<吴琦> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] baud_gen

说明：Uart是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中。其中本代码为UART的波特率产生代码。-Uart is a universal serial data bus, used for asynchronous communication. The bus bidirectional communication, can realize the full duplex transmiss
<方仔> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] MC9S12XS128--SCI

说明：XS128 sci例程本例程包含mc9s12xs128单片机的sci驱动程序-XS128 sci routine this routine includes Mc9s12xs128 MCU sci driver
<ZYF> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] MC9S12XS128--ATD

说明：XS128 AD例程 这个例程包括Mc9s12xs128单片机ATD驱动程序-XS128 AD routines This routine including Mc9s12xs128 microcontroller ATD driver
<ZYF> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] XS128--TIM

说明：XS128 TIM例程 这个例程包括Mc9s12xs128单片机TIM驱动程序-XS128 TIM routines This routine including Mc9s12xs128 microcontroller TIM driver
<ZYF> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] CNT10

说明：vhdl设计的十进制计数器，仿真测试正确，可以使用。-decimal counter vhdl design, simulation tests correctly, can be used.
<高立新> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] LS194

说明：VHDL设计的194集成电路，仿真测试正确，可以使用。-194 IC VHDL design, simulation tests correctly, can be used.
<高立新> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] ls74160

说明：VHDL设计的160集成电路，仿真测试正确，可以使用。-160 IC VHDL design, simulation tests correctly, can be used.
<高立新> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[单片机(51,AVR,MSP430等)] AVR-timer-configuration-program

说明：AVR定时器配置程序,包含基本所有的AVR定时器配置程序，有中文注释- AVR timer configuration program
<张> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] keyscan

说明：使用xilinx公司的XC95288XL芯片控制4*4键盘扫描。-Using xilinx s XC95288XL chip control 4* 4 keyboard scan.
<窦海霞> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：使用xilinx公司的XC95288XL芯片来驱动2个数码管显示24小时时钟制。-Using xilinx s XC95288XL chip to drive two digital display 24-hour clock system.
<窦海霞> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] dds_clk

说明：VHDL代码实现FPGA中DDS功能，输出频率可调-VHDL code for the FPGA DDS function, the output frequency is adjustable
<散散> 在 2024-11-18 上传 | 大小：1kb | 下载：0