资源列表

« 1 2 ... .70 .71 .72 .73 .74 24575.76 .77 .78 .79 .80 ... 33935 »

[DSP编程785743892574DSP

说明:基于解决基于DSP视频监控系统的数据采集,提高电路的可靠性-DSP-based video surveillance solution based on the data acquisition system to improve the reliability of the circuit
<黄瑞> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[VHDL编程07_piano

说明:altera FPGA 教程 电子琴 verilog 语言 实现-a piano basied on FPGA ! It is a good thing!
<> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[嵌入式/单片机编程dpj

说明:单片机教学 自编教程和提供详尽的教学资料-how to study dpj
<wxl> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[VHDL编程digital-frequency-meter

说明:AT89S51制作的高精度2.4G数字频率计(作者佚名),由汇编语言编写。里面含原理图。-AT89S51 2.4G production of high-precision digital frequency meter (by Anonymous), written in assembly language. Which contain schematic.
<xiangiscoming> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[DSP编程123_FFT

说明:DSP,C语言代码,快速FFT变换,编译仿真通过-DSP, C language code, fast FFT, compiled simulation by
<zhouhaibo> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[单片机(51,AVR,MSP430等)proteusPTLC1549PLCD12864

说明:
<李天> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[单片机(51,AVR,MSP430等)bozai

说明:avr mp3 设计源代码,已测试完美运行-avr mp3 design source code, have been tested
<刘小瑜> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[DSP编程dsp_creater

说明:包含创建VC工程文件(Visual stdio 6.0及以上版本的源代码组织文件)的源代码,程序及使用说明. 该程序用于重建 丢失的 VC 工程文件dsp文件。或者用于使用VC编辑器查看和编辑linux下的源代码。 1. 把MakeDspFile.exe和make.bat拷贝到需要创建工程文件的主目录。 2. 修改make.bat文件的命令:把MakeDspFile.exe ViewCode >>ViewCode.ds
<hanjie> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[VHDL编程shumaguandongtaixianshi

说明:FPGA数码管实验veilog代码实现,经过验证成功运行-FPGA digital control experiment veilog code, a proven successful operation
<乐发广> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[VHDL编程Introduction-to-SystemVerilog-Asynchronous_Modeli

说明:Introduction to SystemVerilog Asynchronous_Modeling
<Christoffer> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[VHDL编程LED

说明:利用VHDL语言编写的实用的多模式显示的流水灯,它工作的频率手工可选,显示模式手工可选也可以自动切换。-Using VHDL language and practical multi-mode display of water lights, it works hand-selectable frequencies, selectable display mode can be automatically switched manual
<> 在 2025-03-22 上传 | 大小:420kb | 下载:0

[VHDL编程debounce_2_Verilog

说明:用VerilogHDL编写的按键消抖程序 分频产生100Hz的按键采样时钟,采样时钟周期为10ms, 按键按下后,产生时间为10ms的低电平信号,即LED亮10m-*Project Name :debounce *Module Name :debounce *Target Device :Any Altera FPGA/CPLD Device *Clkin : 50MHz *Desisgner :
<ZB> 在 2025-03-22 上传 | 大小:420kb | 下载:0
« 1 2 ... .70 .71 .72 .73 .74 24575.76 .77 .78 .79 .80 ... 33935 »

源码中国 www.ymcn.org