[VHDL编程] clock

说明：用高速硬件语言VHDL设计的全功能数字钟，经测试运行稳定-VHDL language used high-speed hardware design full-function digital clock, tested and stable operation
<李鑫> 在 2024-09-30 上传 | 大小：2048 | 下载：0

[VHDL编程] exp11

说明：lcd实验的.h文件，经验证，已经完全正确的了。-lcd experiment. h file, experience certificate, has been completely correct.
<丁士富> 在 2024-09-30 上传 | 大小：7168 | 下载：0

[VHDL编程] exp11

说明：lcd实验的.c源文件，经验证，已经完全正确了。-lcd experiment. c source file, experience certificate, has been completely correct.
<丁士富> 在 2024-09-30 上传 | 大小：2048 | 下载：0

[VHDL编程] sha-1

说明：本算法基于leon2协处理器接口标准，内含testbench，在modelsim中仿真通过，在ise9.2中综合及后仿真通过。-The algorithm is based on the leon2 co-processor interface standard, including testbench, ModelSim simulation in the adoption, in ise9.2 integrated and adop
<ninghuiming> 在 2024-09-30 上传 | 大小：15360 | 下载：0

[uCOS开发] WORK

说明：PIC18F452下的uCOS2移植成功代码＋MPLAB IDE V8.0的项目文件。结构非常精简，易于理解，使用前请参考其中的“使用前先读我.txt”，否则可能无法正确编译。-PIC18F452 under the successful transplantation uCOS2 code MPLAB IDE V8.0 project files. Structure is very concise, easy to unders
<王萧风> 在 2024-09-30 上传 | 大小：284672 | 下载：0

[VHDL编程] pre_norm_addsub

说明：一种用VHDL语言描述的浮点前规格化的源代码编程-VHDL language used to describe a floating-point before the standardized programming source code
<zhshup> 在 2024-09-30 上传 | 大小：2048 | 下载：0

[VHDL编程] pre_norm_mul

说明：一种用VHDL语言描述的浮点乘前规格化的源代码编程-VHDL language used to describe a floating-point by the source code before the standardized programming
<zhshup> 在 2024-09-30 上传 | 大小：1024 | 下载：0

[VHDL编程] pre_norm_div

说明：一种用VHDL语言描述的浮点除前规格化的源代码编程-VHDL language used to describe a floating-point addition to the source code before the standardized programming
<zhshup> 在 2024-09-30 上传 | 大小：2048 | 下载：0

[VHDL编程] pre_norm_sqrt

说明：一种用VHDL语言描述的浮点平方根前规格化的源代码编程-VHDL language used to describe a floating-point square root of the source code before the standardized programming
<zhshup> 在 2024-09-30 上传 | 大小：2048 | 下载：0

[VHDL编程] addsub_28

说明：一种用VHDL语言描述的加减算法的源代码编程-A VHDL language to describe the addition and subtraction algorithm source code programming
<zhshup> 在 2024-09-30 上传 | 大小：2048 | 下载：0

[VHDL编程] zzx

说明：这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的，尤其在通信线路方面的复用和分解方面，原理上就是一个串并转换和并串转换的过程。举个简单的例子，计算机串口发送数据的过程，如果满足发送条件了，其实就是一个并串转换的过程了。好了，废话不说，看代码就是。 写完一看，一个并串转换居然搞了这么大，有点失败。但是整个代码已经通过了后仿真，而且思路还是比较清楚的，可靠性和稳定性方面也应该没有问题滴，呵
<zzx> 在 2024-09-30 上传 | 大小：7168 | 下载：0

[单片机(51,AVR,MSP430等)] DS18B20_Demo

说明：DS18b20 CVAVR下的驱动，并配有protues仿真。-DS18b20 CVAVR under-driven and equipped with protues simulation.
<4只小金鱼> 在 2024-09-30 上传 | 大小：97280 | 下载：0