资源列表
[单片机(51,AVR,MSP430等)] kalman
说明:两轮平衡小车实现源码,kalman滤波实现姿态修正,pid整定控制小车平衡。-Two rounds of car the balance of the source code, the kalman filter to realize attitude correction, pid adjusting control the car balance.<小马> 在 2024-11-08 上传 | 大小:57kb | 下载:0
[嵌入式Linux] STM32-duqumpu
说明:stm32f103rct6读取MPU6050六轴的C语言程序-stm32f103rct6 read MPU6050 six axes of C language program<邱玉东> 在 2024-11-08 上传 | 大小:10kb | 下载:0
[VHDL编程] 4bitmultiplier
说明:its a verilog coding of a multiplier. it multiply 2 values each of width having 4bit<nizam42> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[单片机(51,AVR,MSP430等)] TDCmeasure
说明:TDC测时间脉冲,使用单片机开发,时间精确-TDC measure time pulse<汪洋> 在 2024-11-08 上传 | 大小:8.5mb | 下载:0
[单片机(51,AVR,MSP430等)] miaobiao
说明:基于51单片机的秒表完整程序,内涵c语言程序,protues仿真-51 microcontroller-based stopwatch complete program, connotation c language program, protues simulation<nina> 在 2024-11-08 上传 | 大小:61kb | 下载:0
[VHDL编程] Sequence-Detector
说明:利用状态机设计一个序列检测器,用以检测“1101”。用btn[1]和btn[0]作为输入分别代表1和0,输入的当前数字显示在数码管最后一位,每当新输入一个数字,之前输入的数字左移一位,依次显示出最近输入的四位数字,无输入时数码管不显示任何数字。clk时钟需要分频后才可作为检测时钟(建议分频至190Hz),每当检测到序列中有“1101”出现时,led[0]点亮,即数码显示管上显示“1101”时led[0]点亮;当按下btn[2]时恢复初始<刘东辉> 在 2024-11-08 上传 | 大小:4kb | 下载:0
[VHDL编程] Digital-Password-Lock
说明:数字密码锁具体要求如下: 1. 系统密码设置使用拨位开关sw[7:0],限定为4位密码;sw[7:6]、sw[5:4]、sw[3:2]、sw[1:0]分别对应从左到右密码的第1、2、3、4位;每一位的取值范围限定在0、1、2三个数中。 2. 用btn[2:0]作为输入键,btn[0]、btn[1]、btn[2]分别对应的有效输入为十进制数0、1、2(由于btn数有限,系统不支持解锁含有数字3的密码)。 3. 输入的密码显示<刘东辉> 在 2024-11-08 上传 | 大小:5kb | 下载:0
[VHDL编程] Screen-saver
说明:设计一个屏幕保护程序,对其编译,仿真,下载。 屏幕保护程序具体要求如下: 1. 使用ISE附件中的CORE Generator在块RAM/ROM中存储一幅图像数据,将此模块作为屏幕保护程序的一部分,存储屏幕保护程序中所用的图像。 2. 当启动程序或者按下btn[3]时,图像显示在其初始位置(C1,R1)处,(C1,R1)为图像左上角像素点初始位置。这里,我们设置的初始位置即为左上角坐标(0,0)处。 3. 按下btn[<刘东辉> 在 2024-11-08 上传 | 大小:5kb | 下载:0
[VHDL编程] Synchronous-FIFO
说明:FIFO是英文FIRST-IN-FIRST-OUT的缩写,是一种先进先出的数据缓存器,它与普通存储器的区别是没有外部读写地址线,这样使用起来非常方便,但是缺点是只能顺序读写数据,其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的,根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of t<刘东辉> 在 2024-11-08 上传 | 大小:4kb | 下载:0
[VHDL编程] Four-bit-signed-number-division
说明:设计四位定点有符号整数除法器(op=ai÷bi),软件仿真通过后下载到FPGA板子进行验证 [具体要求] 1、 使用clock为输入时钟信号,其频率为50MHz 2、 使用拨码开关sw7~sw4为被除数ai,其中sw7为MSB(高位),sw4为LSB(低位) 3、 使用拨码开关sw3~sw0为除数bi,其中sw3为MSB,sw0为LSB 4、 使用按钮btn<0>作为输入确定信号,在每次改变输入时按下按钮<刘东辉> 在 2024-11-08 上传 | 大小:4kb | 下载:0