资源列表
[其他嵌入式/单片机内容] ENC28J60
说明:enc28j60芯片 uip0.9 C51程序 -enc28j60 chip uip0.9 C51 program<填> 在 2025-03-17 上传 | 大小:259kb | 下载:0
[其他嵌入式/单片机内容] uart_test
说明:C51 串口测试程序 STC12C5A60S2测试程序-C51 serial testing procedures STC12C5A60S2 test procedures<填> 在 2025-03-17 上传 | 大小:21kb | 下载:0
[其他嵌入式/单片机内容] 11
说明:大棚温度控制系统,温度传感器采集温度,液晶显示器显示温度,按键控制温度的加热和降热,整个系统以单片机为核心-Greenhouse temperature control system, temperature sensors collect temperature, LCD display temperature, heating and temperature control buttons down heat, the entire<冷阳> 在 2025-03-17 上传 | 大小:1kb | 下载:0
[单片机(51,AVR,MSP430等)] wifi8385_src
说明:STM32 CPU使用MARVELL 8686 wifi芯片的使用例程-STM32 CPU use MARVELL 8686 wifi chip using routines<tony> 在 2025-03-17 上传 | 大小:5.13mb | 下载:0
[VHDL编程] state_machine
说明:verilog编程状态机实战训练:1.本实例通过实现一个状态机来控制8个LED循环闪亮; 2. 工程在project文件夹里面; 3. 源文件和管脚分配在rtl文件夹里面; 4. 下载文件在download文件夹里面。-verilog programming state machine combat training: 1. This example by implementing a state machine to co<李海军> 在 2025-03-17 上传 | 大小:809kb | 下载:0
[VHDL编程] Odd-Frequence-Dividing-Circuit
说明:一种奇数分频电路的设计方法,采用verilog HDL描述。修改代码中参数可以进行任意奇数分频,包含了设计文档和源代码。-A design of odd frequence dividing circuit is presented, which is described by verilog HDL。Change the parameter in code, one can get any odd numbers of frequen<zhouwen> 在 2025-03-17 上传 | 大小:94kb | 下载:0
[VHDL编程] add4_fast_carry
说明:一个4位超前几位加法器的设计,在modelsim中仿真通过。-This is a carry lookahead adder design, which is simulated successfully in modelsim.<zhouwen> 在 2025-03-17 上传 | 大小:69kb | 下载:0
[VHDL编程] FSM_3blocks
说明:经典3段式有限状态的verilog HDL描述,在modelsim 中仿真通过。-A classical FSM of three paragrahs, which is described by verilog HDL and simulated in modelsim successfully.<zhouwen> 在 2025-03-17 上传 | 大小:61kb | 下载:0
[单片机(51,AVR,MSP430等)] light
说明:基于K60的OLED显示函数,实测可用,字库可以自己用字符软件生成-K60-based OLED display function, the measured available font characters can use software to generate their own<13817454714@163.com> 在 2025-03-17 上传 | 大小:3kb | 下载:0
[单片机(51,AVR,MSP430等)] capt
说明:基于K60的图像采集程序,完整,实测可行,基于0v7620-K60-based image acquisition program, complete, actual feasible, based 0v7620<13817454714@163.com> 在 2025-03-17 上传 | 大小:609kb | 下载:0
[VHDL编程] cordic_pipelined
说明:CORDIC算法的流水线verilog HDL实现,包含modelsim仿真所需的设计文件与testbench。-This is an implementation of CORDIC algorithm in verilog HDL, which contains design code and testbench.<zhouwen> 在 2025-03-17 上传 | 大小:1kb | 下载:0