资源列表
[单片机(51,AVR,MSP430等)] 6WEISHUXIANSHIJISHUQI
说明:数码管显示频率计数器,很实用的源代码,51单片机-Digital display frequency counter, a very useful source code, 51<wuhan> 在 2025-02-12 上传 | 大小:47kb | 下载:0
[单片机(51,AVR,MSP430等)] 1602-Mobile-Display
说明:1602移动显示字符C语言程序 显示方式: * * 1、LCD第一行显示: BIG BIG WORLD * * LCD第二行显示:I LOVE PUZHONG * * 2、先将两行字符写入DDRAM中,然后从右至左逐字移出显示。 * * 3、在指定位置停留1.6秒后,闪烁2次,清屏。 * * 4、反复循环上述显示方式。-1602 Mobile Display character C Programming La<张晶> 在 2025-02-12 上传 | 大小:40kb | 下载:0
[微处理器(ARM/PowerPC等)] ADC
说明:主要针对ARM STM32F103RBT6 实现ADC转换,对生理信息进行采集,将微弱生理信号转换为数字信号。-Mainly for ARM STM32F103RBT6 AD converter has been verified through, small batch production.<caocaixia> 在 2025-02-12 上传 | 大小:2kb | 下载:0
[单片机(51,AVR,MSP430等)] hongwaizjx_3
说明:来控制家电里有的红外器件,万能遥控器的,只有main。c文件-To control home appliances in some infrared devices, universal remote control, only the main. c files<张永标> 在 2025-02-12 上传 | 大小:701kb | 下载:0
[单片机(51,AVR,MSP430等)] Desktop
说明:飞思卡尔 智能车 xs128单片机 图像采集 舵机测试 51单片机 电阻电感电容测试仪 数码管测试 Matlab的数据绘图 PID参数调试-Freescale microcontroller image acquisition Servo test xs128 51 single resistance inductance capacitance tester digital test Matlab of the dat<张效元> 在 2025-02-12 上传 | 大小:776kb | 下载:0
[VHDL编程] 24CIC
说明:基于fpga的抽取CIC滤波器设计,采用verilog编写,24抽取,仿真通过-Fpga-based CIC decimation filter design using verilog written, 24 extraction<zengdeqian> 在 2025-02-12 上传 | 大小:3.47mb | 下载:0
[单片机(51,AVR,MSP430等)] 18b20-12864
说明:12846 通用接口驱动模块,还有LCD,温度18b20-12846 Universal Interface Driver<yangchao> 在 2025-02-12 上传 | 大小:20kb | 下载:0
[VHDL编程] interp_24_cic
说明:基于fpga的插值CIC滤波器设计,采用verilog编写,24倍插值,仿真通过-Fpga-based interpolation CIC filter design using verilog write, 24x interpolation, through simulation<zengdeqian> 在 2025-02-12 上传 | 大小:2.23mb | 下载:0
[微处理器(ARM/PowerPC等)] Spindle-test
说明:用于机床系统参数测试与分析,可以测试、位移、速度、加速度、温度等数据-System parameters for machine testing and analysis, testing, displacement, velocity, acceleration, temperature, and other data<张强> 在 2025-02-12 上传 | 大小:554kb | 下载:0
[VHDL编程] 9280-
说明:基于FPGA的AD9820芯片转换程序,采用verilog编写,成功通过仿真-The AD9820 chip FPGA-based conversion process, using verilog prepared successfully through the simulation<zengdeqian> 在 2025-02-12 上传 | 大小:1.62mb | 下载:0