[VHDL编程] stopwatch1

说明：用vhdl实现的数字秒表，显示四位值，最大计时时间为99.99s，全部通过验证，并且在FPGA上得到很多的结果-Using vhdl implementation of the digital stopwatch display four values, the maximum time time 99.99s, all validated, and get a lot of the FPGA results
<donglaidongqu> 在 2025-04-08 上传 | 大小：585kb | 下载：0

[DSP编程] ti-deadtime

说明：德州仪器基于PWM方式下交流永磁同步电机的死区时间生成方式及特点。-Texas Instruments, under PWM-based AC permanent magnet synchronous motor way and dead-time generation characteristics.
<huang> 在 2025-04-08 上传 | 大小：83kb | 下载：0

[DSP编程] TI_DSP

说明：基于TI的变频器编程,很好,很有代表性啊-Inverter based on TI' s programming
<ma> 在 2025-04-08 上传 | 大小：52kb | 下载：0

[VHDL编程] Verification_of_UART

说明：使用Systemverilog语言对UART进行验证，其中UART代码为verilog语言-Use Systemverilog language UART to verify which code for verilog language UART
<张三> 在 2025-04-08 上传 | 大小：4kb | 下载：0

[嵌入式/单片机编程] CISHENG4

说明：基于51单片机汇编语言，频率可调的次声波发生器程序。-Based on 51 MCU assembly language, frequency adjustable infrasound generator program.
<qiuezhang> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[VHDL编程] connect_vhd

说明：本程序的功能为检测输入信号范围是否在限定范围内，经ad转换器输入，经fpga芯片的Virtex4芯片输出来判断结果。-The functionality of the program for the detection of input signal range is within the limits, the ad converter input, the output fpga chip Virtex4 chip to deter
<huan> 在 2025-04-08 上传 | 大小：1kb | 下载：0

[其他嵌入式/单片机内容] TFT24-xianshi

说明：MSP430 TFT屏代码，一段显示汉字和英文和数字的代码-MSP430 TFT screen code, a display of Chinese characters and English, and digital code
<刘小何> 在 2025-04-08 上传 | 大小：41kb | 下载：0

[其他嵌入式/单片机内容] DS1302_02

说明：msp430，关于DS1302的一段读写代码，测试芯片为MSP430F149-msp430, a section on the DS1302 to read and write code, test chip MSP430F149
<刘小何> 在 2025-04-08 上传 | 大小：9kb | 下载：0

[其他嵌入式/单片机内容] 2012_18B20

说明：MSP430F2012关于温度传感器DS18B20d的一段代码，测试正常-MSP430F2012 temperature sensor DS18B20d on a piece of code, the tests are normal
<刘小何> 在 2025-04-08 上传 | 大小：41kb | 下载：0

[其他嵌入式/单片机内容] RS232_02

说明：MSP430F149关于RS232的一段读写代码，经测试后正常上传-MSP430F149 on a section to read and write code for RS232, tested after the normal upload
<刘小何> 在 2025-04-08 上传 | 大小：26kb | 下载：0

[VHDL编程] RC6-block-cipher-using-VHDL

说明：VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped
<waleed> 在 2025-04-08 上传 | 大小：54kb | 下载：0

[VHDL编程] HASH-code-implementation-using-VHDL

说明：implementation for Secure Hash Algorithm 1 SHA-1 in vhdl language contain no test file.
<waleed> 在 2025-04-08 上传 | 大小：14kb | 下载：0