资源列表

« 1 2 ... .62 .63 .64 .65 .66 25767.68 .69 .70 .71 .72 ... 33935 »

[VHDL编程Traffic_light

说明:该代码实现了一种简易的十字路*通信号灯控制系统-traffic light
<sylor> 在 2025-01-23 上传 | 大小:1kb | 下载:0

[uCOS开发Stm32_ucos_2-3

说明:在IAR环境中编写程序实现以下功能: 1、设计一个应用程序Mytask; 2、在任务中调用OSTimeGet()获得系统时钟节拍数OSTime,并将其显示在第一组数码管上; 3、当任务运行10s时,调用OSTimeSet()将OSTime设置为10,并显示在第二组数码管上。-Write a program in the IAR environment to achieve the following functions: 1
<林燕> 在 2025-01-23 上传 | 大小:330kb | 下载:0

[uCOS开发USOS_APPLICATION

说明:UCOS应用例子,包含有串口实验,GPRS,GPS,I2CA总线驱动实验,蜂鸣器控制实验-UCOS APPLICATION EXAMPLE
<刘士立> 在 2025-01-23 上传 | 大小:5.48mb | 下载:0

[VHDL编程mult

说明:4比特乘法器的vhdl实现,含modelsim测试文件-4-bit multiplier vhdl implementation, including the test file modelsim
<sylor> 在 2025-01-23 上传 | 大小:3kb | 下载:0

[VHDL编程func_generator

说明:一种可调频率的正弦信号发生器的vhdl实现,含测试文件-An adjustable frequency sinusoidal signal generator vhdl implementation, including the test file
<sylor> 在 2025-01-23 上传 | 大小:852kb | 下载:0

[VHDL编程CRC_Check

说明:crc校验的vhdl验证,模块分为编码组帧解帧解码模块-vhdl crc checksum verification, the module is divided into coding fr a me decoding module framing solution
<sylor> 在 2025-01-23 上传 | 大小:238kb | 下载:0

[VHDL编程decoder_3_to_8

说明:在Quartus II 中用VHDL语言编写的3-8译码器程序-In the Quartus II VHDL language using 3-8 decoder program
<林燕> 在 2025-01-23 上传 | 大小:198kb | 下载:0

[VHDL编程mux_4_1

说明:在Quartus II中用VHDL语言编写的四选一数据选择器程序-In the Quartus II VHDL language using the four selection procedures for a data selector
<林燕> 在 2025-01-23 上传 | 大小:172kb | 下载:0

[uCOS开发ucos_touch_gps

说明:stm32利用tft显示GPS等信息,很详细的代码-stn32 using tft, very good.
<挺有> 在 2025-01-23 上传 | 大小:2.29mb | 下载:0

[VHDL编程Priority-encoder

说明:在Quartus II中用VHDL语言编写的优先级编码器程序-In the Quartus II VHDL language using the priority encoder program
<林燕> 在 2025-01-23 上传 | 大小:179kb | 下载:0

[VHDL编程full_adder-and-half_adder

说明:在Quartus II中用VHDL语言编写的全加器与半加器程序,全加器是调用半加器来实现的。-In the Quartus II VHDL language using the full adder and half adder program, full-adder is called a half adder to achieve.
<林燕> 在 2025-01-23 上传 | 大小:180kb | 下载:0

[VHDL编程nand2_1

说明:在Quartus II中用VHDL语言编写的用运算符实现的“与非”门电路程序-In Quartus II using VHDL language with the operator to achieve, " and not" gate process
<林燕> 在 2025-01-23 上传 | 大小:146kb | 下载:0
« 1 2 ... .62 .63 .64 .65 .66 25767.68 .69 .70 .71 .72 ... 33935 »

源码中国 www.ymcn.org