资源列表

« 1 2 ... .96 .97 .98 .99 .00 27101.02 .03 .04 .05 .06 ... 33935 »

[其他嵌入式/单片机内容song_t2

说明:用汇编语言设计的电子琴程序,经过系统调试,通过,效果不错-Assembly language program designed keyboard after system commissioning, through good results
<lh> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL

说明:时序逻辑电路的习题,主要测试状态机以及ASM流程图的绘制-Drawing exercises sequential logic circuits, the main test state machine and ASM flowchart
<lh> 在 2024-11-15 上传 | 大小:77kb | 下载:0

[VHDL编程ASM

说明:时序逻辑电路的系统设计方法介绍,适合大部分人的EDA学习-System design sequential logic circuit descr iption, suitable for most people to learn EDA
<lh> 在 2024-11-15 上传 | 大小:330kb | 下载:0

[VHDL编程SZ-VHDL

说明:系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值-System digital logic circuit design methods and introduce examples, analyze good and valuable
<lh> 在 2024-11-15 上传 | 大小:3.66mb | 下载:0

[嵌入式/单片机编程12864 isd 1004

说明:语音模块和液晶显示模块两个整合到一块,进行多功能的显示和语音播报
<996911808@qq.com> 在 2014-03-31 上传 | 大小:53.19kb | 下载:0

[VHDL编程Lab2_comp2bit

说明:二位比较器的设计与实现,基于SPARTAN-6 XC6SLX16开发板.nexy3-SPARTAN-6 XC6SLX16.nexy3。
<penglx1803> 在 2024-11-15 上传 | 大小:221kb | 下载:0

[VHDL编程Lab3_mux24a

说明:4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3.
<penglx1803> 在 2024-11-15 上传 | 大小:98kb | 下载:0

[VHDL编程Lab4_hex7seg

说明:7段译码器的设计与实现.nexy3开发板。通过使用ISE软件进行7段译码器的设计与实现。-Xilinx ISE 12.3.nexy3
<penglx1803> 在 2024-11-15 上传 | 大小:158kb | 下载:0

[VHDL编程Lab5_x7seg

说明:7段显示管的设计与实现.nexy3开发板。在2个7段显示管上显示一个2位的十六进制数,本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3.
<penglx1803> 在 2024-11-15 上传 | 大小:218kb | 下载:0

[VHDL编程Lab6_decode38a

说明: 3-8译码器的设计与实现.3-8译码器的真值表,本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3
<penglx1803> 在 2024-11-15 上传 | 大小:103kb | 下载:0

[VHDL编程Lab7_pencode83

说明:8-3优先编码器的设计与实现.8-3优先编码器的真值表,本实验中用Verilog语句来描述.-Design and implementation of 8-3 priority encoder.8-3 priority encoder truth table, use the Verilog statement in this experiment to describe.
<penglx1803> 在 2024-11-15 上传 | 大小:99kb | 下载:0

[VHDL编程Lab8_binbcd4

说明:4位二进制-BCD码转换器的设计与实现.4位二进制-BCD码转换器的真值表,本实验中用Verilog语句来描述。-Design of 4 bit-BCD converter and implementation of.4 binary-BCD code converter truth table, use the Verilog statement in this experiment to describe.
<penglx1803> 在 2024-11-15 上传 | 大小:166kb | 下载:0
« 1 2 ... .96 .97 .98 .99 .00 27101.02 .03 .04 .05 .06 ... 33935 »

源码中国 www.ymcn.org