资源列表

« 1 2 ... .92 .93 .94 .95 .96 45197.98 .99 .00 .01 .02 ... 66605 »

[其他小程序desktopClock

说明:一个VC编写的圆形透明时钟,除了指针和刻度盘不透明外,其余全是透明的,按住时钟中心点可以手动时钟移动,双击可关闭。 -The preparation of a VC round the clock and transparent, except opaque pointer and dial, the rest are transparent, hold down the center of the clock can be man
<高智涛> 在 2025-02-27 上传 | 大小:18kb | 下载:0

[其他小程序MyPage

说明:基于Spring+Struts+Hibernate+js 框架的分页-Based on Spring+ Struts+ Hibernate+ js fr a mework of the paging
<半斤八两一般> 在 2025-02-27 上传 | 大小:2.86mb | 下载:0

[其他小程序SSHDemo

说明:基于真正的Struts+spring+hibernate实现的分页-Based on a true realization of Struts+ spring+ hibernate paging
<半斤八两一般> 在 2025-02-27 上传 | 大小:63kb | 下载:0

[Windows编程Windows_Mobile

说明:windows mobile windows mobilewi ndows mobile实例开发-windows mobile Demo windows mobile Demo windows mobile Demo
<yueyuanhui> 在 2025-02-27 上传 | 大小:1.09mb | 下载:0

[DirextX编程27796735CVideoPlay

说明:基于VC的视频采集,编码程序,directshow,非常好用-Video capture program, directshow, very easy to use
<云逸> 在 2025-02-27 上传 | 大小:321kb | 下载:0

[其他小程序DIV_CSS

说明:DIV+CSS布局大全,这是一个高清版的PDF-DIV+ CSS layout Daquan, high-definition version of the PDF
<俊儿> 在 2025-02-27 上传 | 大小:854kb | 下载:0

[对话框与窗口docking_window

说明:一个浮动窗口的源代码,对界面设计有一定启发-A floating window, the source code, to interface design, inspired by a certain
<周红滨> 在 2025-02-27 上传 | 大小:31kb | 下载:0

[C#编程sched

说明:操作系统进程输入及其调度算法-时间片轮转法-The operating system processes input and its scheduling algorithm- time slice Round-Robin
<仇大伟> 在 2025-02-27 上传 | 大小:2kb | 下载:0

[其他小程序vhdl_digital_output

说明:Digital signal output module... tested by Altera MaxPlusII or Quatus -Digital signal output module... tested by Altera MaxPlusII or Quatus II
<hanhyunjin> 在 2025-02-27 上传 | 大小:1kb | 下载:0

[其他小程序vhdl_edge_ris

说明:rise edge detecting some signal module... tested by Altera MaxPlusII or Quatus -rise edge detecting some signal module... tested by Altera MaxPlusII or Quatus II
<hanhyunjin> 在 2025-02-27 上传 | 大小:1kb | 下载:0

[其他小程序vhdl_i2c_slave

说明:Inter Intergrate Circuit slave module... tested by Altera MaxPlusII or Quatus -Inter Intergrate Circuit slave module... tested by Altera MaxPlusII or Quatus II
<hanhyunjin> 在 2025-02-27 上传 | 大小:1kb | 下载:0

[其他小程序vhdl_pwm_drv

说明:Pulse Width Modulation signal generation output module... tested by Altera MaxPlusII or Quatus -Pulse Width Modulation signal generation output module... tested by Altera MaxPlusII or Quatus II
<hanhyunjin> 在 2025-02-27 上传 | 大小:2kb | 下载:0
« 1 2 ... .92 .93 .94 .95 .96 45197.98 .99 .00 .01 .02 ... 66605 »

源码中国 www.ymcn.org