资源列表
[其他小程序] desktopClock
说明:一个VC编写的圆形透明时钟,除了指针和刻度盘不透明外,其余全是透明的,按住时钟中心点可以手动时钟移动,双击可关闭。 -The preparation of a VC round the clock and transparent, except opaque pointer and dial, the rest are transparent, hold down the center of the clock can be man<高智涛> 在 2025-02-27 上传 | 大小:18kb | 下载:0
[Windows编程] Windows_Mobile
说明:windows mobile windows mobilewi ndows mobile实例开发-windows mobile Demo windows mobile Demo windows mobile Demo<yueyuanhui> 在 2025-02-27 上传 | 大小:1.09mb | 下载:0
[DirextX编程] 27796735CVideoPlay
说明:基于VC的视频采集,编码程序,directshow,非常好用-Video capture program, directshow, very easy to use<云逸> 在 2025-02-27 上传 | 大小:321kb | 下载:0
[对话框与窗口] docking_window
说明:一个浮动窗口的源代码,对界面设计有一定启发-A floating window, the source code, to interface design, inspired by a certain<周红滨> 在 2025-02-27 上传 | 大小:31kb | 下载:0
[其他小程序] vhdl_digital_output
说明:Digital signal output module... tested by Altera MaxPlusII or Quatus -Digital signal output module... tested by Altera MaxPlusII or Quatus II<hanhyunjin> 在 2025-02-27 上传 | 大小:1kb | 下载:0
[其他小程序] vhdl_edge_ris
说明:rise edge detecting some signal module... tested by Altera MaxPlusII or Quatus -rise edge detecting some signal module... tested by Altera MaxPlusII or Quatus II<hanhyunjin> 在 2025-02-27 上传 | 大小:1kb | 下载:0
[其他小程序] vhdl_i2c_slave
说明:Inter Intergrate Circuit slave module... tested by Altera MaxPlusII or Quatus -Inter Intergrate Circuit slave module... tested by Altera MaxPlusII or Quatus II<hanhyunjin> 在 2025-02-27 上传 | 大小:1kb | 下载:0
[其他小程序] vhdl_pwm_drv
说明:Pulse Width Modulation signal generation output module... tested by Altera MaxPlusII or Quatus -Pulse Width Modulation signal generation output module... tested by Altera MaxPlusII or Quatus II<hanhyunjin> 在 2025-02-27 上传 | 大小:2kb | 下载:0