[VHDL编程] alu32

说明：32 bit ALU design using VHDL code for Xilinx ISE Foundation
<Bruno Frankelli> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[VHDL编程] freq_divider

说明：一个时钟分频器，可以实现任意整数倍或者分数倍的分频功能。-A clock divider can be an arbitrary integer multiple or fraction of times the frequency function.
<刘涛> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[VHDL编程] gcd_lcm

说明：求两个100以内整数的最大公约数和最小公倍数，只用加法和减法运算-Find the greatest common divisor of two integers less than 100 and the least common multiple, only addition and subtraction
<刘涛> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[嵌入式/单片机编程] msp430x413_clock

说明：一个TI的msp430x41x 超低功耗MCU LCD显示电子钟程序
<wwwcc> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[汇编语言] Recycling

说明：编程计算以下8个数据的和，结果存放在ax寄存器中： 0123h,0456h,0789h,0abch,0defh,0fedh,ocbah,0987h-Computes the following 8 data, and results in ax register: 0123h,0456h,0789h,0abch,0defh,0fedh,ocbah,0987h
<杜斌> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[Windows编程] 10

说明：将寄存器中的16位数分成四组，每组四位，分别存放在AL,BL,CL和DL中-To register the 16 bits into four groups of four, were stored in the AL, BL, CL, and DL in
<okitalx> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[数学计算/工程计算] rk2

说明：It is useful for analyzing runge kutta second order methods in numerical examples.
<Umut Türe> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[VHDL编程] sr8

说明：8bit移位暫存器 隨著CLK觸發 每次將資料依序輸入暫存器 且為FIFO-8bit shift register with the CLK input is triggered each time the data register and the FIFO order
<vdsfvg> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[matlab例程] tp1_parole.m

说明：Lecture d un son audio et ajout de bruit au signal audio après filtrage.
<lala> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogCode_7_segment_decoder

说明：Verilog Code for seven segment decoder for the code to be implemented on Altera DE2 board
<Rahul> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogCode_8-bit_2to1_mux

说明：Verilog Code for 8 to 1 multiplexer for the code to be implemented on Altera DE2 board
<Rahul> 在 2025-02-19 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogCode_BCD_counter

说明：Verilog Code for a BCD counter and it is implemented on Altera DE2 board-Verilog Code for a BCD counter and it is implemented on Altera DE2 board
<Rahul> 在 2025-02-19 上传 | 大小：1kb | 下载：0