[VHDL编程] ps21

说明：由于7段LED数码管的显示，通过输入，显示出对应的数字的顶层模块-As the 7 LED digital tube display, by entering, showing the corresponding figures
<actel> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[其他小程序] lab4_2

说明：development filter window
<fars> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[中文信息处理] md-9212_(RTD2660)

说明：To remove the background of tv midi japan MD-9212 (chip Realtek RTD2660)
<Alysson> 在 2025-03-19 上传 | 大小：1kb | 下载：1

[VHDL编程] tb_top_module

说明：This Module is the Test Bench for AES Algorithm
<Syed Shafi> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] key_expander

说明：This module is the package deceleration for Key Expander Hardware for each round
<Syed Shafi> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[VHDL编程] test_dec1

说明：This Module creates the test Bench for AES Decryption Algorithm
<Syed Shafi> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[图形图象] plot_py

说明：Simple graph example (python)
<Alex> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[其他小程序] verilog_RAM

说明：verilog 实现的一个双口RAM及其控制模块.我通过先存入64个数据在读出仿真通过。-verilog implementation of a dual-port RAM.
<世海> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[matlab例程] xinyuanshumuGDE

说明：阵列信号处理中信源数目估计----盖而圆半径法-CITIC source array signal processing the estimated number of covered and Radii----
<shenhanyou> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[系统编程] NetCreate

说明：MATLAB源码 随机网络拓扑的生成源码 只有源文件 下下来自己运行-MATLAB source code source generation of random network topology only under the source file to run down their
<吴茨仁> 在 2025-03-19 上传 | 大小：1kb | 下载：0

[matlab例程] xinyuanshumu

说明：阵列信号的信源数目估计——AIC，MDL，HQ，EDC法得比较-Array signal source number estimation- AIC, MDL, HQ, EDC method comparatively
<shenhanyou> 在 2025-03-19 上传 | 大小：1kb | 下载：1

[matlab例程] xianxingyuce

说明：阵列信号，16阵元，3信源的线阵条件下的线性预测算法-Array signal, 16 array, 3 sources of linear conditions, the linear prediction algorithm
<shenhanyou> 在 2025-03-19 上传 | 大小：1kb | 下载：0