[书籍源码] vbskin01

说明：VB利用image控件进行界面处理的例子。-VB interface controls the use of image processing examples.
<kanker007> 在 2025-04-18 上传 | 大小：2kb | 下载：0

[其他小程序] QUEEN

说明：可以用来教学,虽然比较古老,但是很有用.这个代码写的比较好-Can be used to teaching, although relatively old, but very useful. This code is better written
<阮健> 在 2025-04-18 上传 | 大小：126kb | 下载：0

[系统编程] VCRSA

说明：用RSA算法加解密8位16进制数，在功能设计方面与南京东大移动互联技术有限公司的数字基带仿真实验软件基本相同，如素数的选择，加密指数的获取范围都是可以自定义的。在加密过程中，十六进制转化为二进制并进行适当的分组。由于在设计的当时时间较为紧迫，解码过程未能实现十六进制的还原。-RSA encryption algorithm with eight hexadecimal number 16, in the functional desig
<彭洪渊> 在 2025-04-18 上传 | 大小：660kb | 下载：0

[其他小程序] KNIGHT

说明：这个代码也是很简单的,主要用来进行C++教学使用的. 仅供大家参考一下.-This code is also a very simple, mainly used for C++ Teaching use. For everybody reference.
<阮健> 在 2025-04-18 上传 | 大小：14kb | 下载：0

[汇编语言] SHR2

说明：pic16c73汇编语言温度查表法子程序-pic16c73 assembly language program the temperature look-up table method
<吴盛忠> 在 2025-04-18 上传 | 大小：1kb | 下载：0

[WEB源码] JSPdemo

说明：jspshop网络购物系统（mysql版）--共享版 版权所有：ckstudio 程序开发：ckstudio 版权声明: 本软件为共享软件，仅供学习研究之用。 非经ckstudio授权，不得用于盈利商业用途 -jspshop online shopping system (mysql version)- Shared Edition Copyright: ckstudio program develo
<zxy> 在 2025-04-18 上传 | 大小：663kb | 下载：0

[单片机(51,AVR,MSP430等)] 8051_2_Timer

说明：8051单片机内部定时器的重叠使用。在某些情况下，两个定时器在程序中都投入使用，由于定时时间长（如1min以上或更长），使两个定时器定时出现重叠时间，即t0定时还未完成，t1也进入定时。如果在软件上处理不好两个定时器间的关系，程序就不可能正常执行下去。-8051 use an internal timer overlap. In some cases, the two timers in the proceedings are put
<DuZhiYong> 在 2025-04-18 上传 | 大小：187kb | 下载：0

[OpenGL] MISSILETEST

说明：这是一个完整的missile test的源代码 ,覆盖了很多知识点,导弹三维模型, 3D模型的读取,整个程序的框架-This is a complete source code of the missile test, covering a lot of knowledge points, three-dimensional model of the missile, 3D model of the read, the whole pr
<阮健> 在 2025-04-18 上传 | 大小：2.18mb | 下载：0

[VHDL编程] add_1p

说明：2级流水线实现的8位全加器的VHDL代码，适用于altera系列的FPGA/CPLD-Realize two lines of eight full adder of the VHDL code, applicable to altera series of FPGA/CPLD
<wgx> 在 2025-04-18 上传 | 大小：1kb | 下载：0

[VHDL编程] add_2p

说明：2级流水线，使用4元件实现的22位全加器的VHDL语言实现，适用于altera的FPGA-2 lines, use the 4 components realize the full adder 22 of the VHDL language, applicable to altera the FPGA
<wgx> 在 2025-04-18 上传 | 大小：1kb | 下载：0

[其他小程序] Analyze

说明：读入源文件，对程序进行一遍扫描，输出二元式文件；符号表文件和出错信息文件-Read into the source file, the scanning process again, the output binary file symbol table files and error message files
<sherry> 在 2025-04-18 上传 | 大小：17kb | 下载：0

[VHDL编程] add_3p

说明：3级流水线，含4元件的22位全加器的VHDL语言实现，适用于altera系列的FPGA-3-stage pipeline, with 4 components of 22 full adder realize the VHDL language, applicable to altera Series FPGA
<wgx> 在 2025-04-18 上传 | 大小：2kb | 下载：0