搜索资源列表
dfifo
- verilog，异步一进一出的例子，空满的标志。
nlint+debussy+modelsim
- modelsim + debussy脚本
AudioFilter
- 音频滤波器的VREILOG实现,能实现音频的IIR滤波
NoiseCancel1
- 噪生消除的VRILOG实现，能很好的滤出低频噪生。
SRAM
- SRAM编译过的源代码 强烈推荐
PS2_LCD
- ps/2键盘输入，通过led显示ascii码 2、稍等1s可以在lcd上显示输入的字符
cpld_quartus50_over
- 通过VERILOG HDL语言使用CPLD连接PS2键盘.
ANN_weight_connect.v
- 用VERILOG语言编写的神经元权值连接的源代码,供大家享用,但是注释很少.
Verilog
- Verilog实现的以太网接口源程序代码
8255
- Verilog语言描述的Intel8255 IP Core，本人已经在某项目中经过了物理验证的，可直接用于FPGA综合或ASIC综合。
16550
- UART16550兼容的串行通讯控制器，Verilog语言描述，采用Altera Cyclone系列芯片实现FPGA综合，因为FIFO部分利用到内部资源实现。已经在某项目中成功应用，特此推出。
chap
- 有关VERILOG的源码程序，希望对大家有帮助，谢谢啦
ADC_16bit
- 16位ADCverilog hdl 代码
mult_para_recurs_8x8_2sC
- mult_para_recurs_8x8_2sC verilog hdl代码写成的
multiplier_6x6_version2
- multiplier_6x6___verilog hdl
spi_communication
- 单片机SPI通信模块verilog hdl
clock_design
- 数字钟的verilog代码，quartusII开发环境.
mux8
- 一个二选一的多路选择器，两个输入信号分别是不同频率的音频信号，选择信号由按键来触发，输出的信号输入到扬声器中
sample8
- 运行在FPGA上的Verilog程序，实现对ADC的控制。在控制模块提供的时钟及控制信号下工作，完成模拟信号的量化和编码。
trafficlight
- 次程序为用VRILOG HDL 编写的交通灯控制程序